Online Thread and Data Mapping Using the Memory Management Unit - Cruz, Eduardo H. M.; Navaux, Philippe O. A. (Anais do Concurso de Teses e Dissertações da SBC (CTD-SBC), 2017)
As arquiteturas de computadores atuais incluem complexas hierarquias de memória que introduzem diferentes tempos de acesso à memória. Uma das soluções adotadas para reduzir o tempo de acesso é aumentar a localidade dos acessos à memória através do mapeamento de threads e dados. Nesta tese de doutorado, são propostas soluções inovadoras para identificar um mapeamento que otimize o acesso à memória fazendo uso da unidade de gerência de memória para monitor os acessos. Na avaliação experimental, as soluções melhoraram o desempenho em até 39% e a eficiência energética em até 12,2%. Isto se deu por uma redução substancial da quantidade de faltas na cache, tráfego entre processadores e acessos à bancos de memória remotos.