Avaliação de Desempenho em Redes-em-Chip: Exploração Arquitetural com Suporte Ferramental - Silva, Eduardo Alves da; Zeferino, Cesar Albenes (Anais da Escola Regional de Alto Desempenho da Região Sul (ERAD-RS); 2017: Anais da XVII Escola Regional de Alto Desempenho do Estado do Rio Grande do Sul, 2017)
O projeto de sistemas em chip demanda agilidade na avaliação da arquitetura de interconexão. Nesse contexto, este trabalho propõe o desenvolvimento de uma biblioteca de componentes simuláveis integrada a um ambiente de experimentação para acelerar a exploração do espaço de projeto e dispor de uma análise detalhada sobre diferentes arquiteturas de interconexão intrachip, em especial de Redes-em_Chip.