

# Avaliação de Desempenho em Redes-em-Chip: Exploração Arquitetural com Suporte Ferramental

**Eduardo Alves da Silva, Cesar Albenes Zeferino**

Laboratório de Sistema Embarcados e Distribuídos  
Universidade do Vale do Itajaí (Univali)  
Itajaí – SC – Brasil

eduardoalves@edu.univali.br, zeferino@univali.br

***Resumo.** O projeto de sistemas em chip demanda agilidade na validação da arquitetura de interconexão. Nesse contexto, este trabalho propõe o desenvolvimento de uma biblioteca de componentes simuláveis integrada a um ambiente de experimentação para acelerar a exploração do espaço de projeto e dispor de uma análise detalhada sobre diferentes arquiteturas de interconexão intrachip, em especial de Redes-em-Chip.*

## 1. Introdução

A era dos sistemas *multi-core* demanda agilidade no processo de avaliação dos projetos de sistemas integrados, em que se busca a arquitetura de comunicação com a melhor relação custo-desempenho. As Redes-em-Chip, ou NoCs (Networks-on-Chip) (HEMANI et al., 2000), ganharam destaque nesses sistemas por oferecerem características de desempenho que não são suportadas por tecnologias tradicionais.

No entanto, o espaço de projeto das NoCs é amplo e conta com uma série de definições arquiteturais, o que torna cada vez mais difícil a tomada de decisão do projetista na construção desses sistemas. Por isso, Benini e De Micheli (2006) relataram que são necessários ambientes especializados e ferramentas para acelerar a exploração do espaço de projeto de NoCs.

Por meio de um processo de revisão sistemática, buscas na literatura mostraram que trabalhos que realizam a avaliação de NoCs costumam realizar comparativos qualitativos, carecendo de dados de experimentos que subsidiem escolhas. Já em trabalhos com experimentos, geralmente estão limitados em relação a quantidade de alternativas arquiteturais.

Desse modo, para dar suporte à avaliação de desempenho em NoCs em diferentes cenários e dispor uma variedade de componentes arquiteturais para caracterizar redes representativas da literatura, e realizar comparativos quantitativos, este trabalho consiste na implementação de uma biblioteca de componentes simuláveis integrados a um ambiente de simulação que facilite a realização dos experimentos.

## 2. Métodos

Este trabalho consistiu nas etapas de revisão bibliográfica, levantamento do estado da arte e experimentação. Ele está atualmente no estágio de desenvolvimento dos modelos de simulação e tem como próxima etapa a realização de experimentos. Já conta com

uma série de componentes arquiteturais da rede e do sistema, bem como de geradores e medidores de tráfego. Esses modelos foram desenvolvidos em SystemC com acurácia em nível de ciclos e estão integrados a um ambiente de simulação previamente desenvolvido pelos autores. Esse ambiente é denominado RedScarf (SILVA, 2014) e oferece um conjunto de recursos que facilitam a configuração e a execução de experimentos, bem como a análise e visualização dos seus resultados.

### 3. Desenvolvimento

O RedScarf conta com interface gráfica para configuração dos parâmetros de sistema, rede, roteador e tráfego. Do sistema, é possível definir o número de elementos (geradores de tráfego que representam os núcleos) e a largura do canal de comunicação. Da rede é possível definir a topologia, tendo disponíveis um *switch-hub* que emula um barramento, um *switch-crossbar*, a Malha 2D e 3D, o Toróide 2D, o anel e o anel cordal da rede Spidergon. Do roteador, para todas as topologias, há pelos menos um algoritmo de roteamento mínimo e determinístico. Também é possível escolher o controle de fluxo, políticas de arbitragem e esquemas de memorização (profundidade de buffers e uso de canais virtuais). Em cada elemento gerador de tráfego é possível definir o(s) destino(s) dos pacotes, a quantidade de informação a ser enviada, o tamanho dos pacotes e os requisitos de desempenho (taxa de injeção e prazo de entrega). Além da configuração, a interface gráfica é responsável por executar as simulações com múltiplas *threads*, para acelerar a execução dos experimentos, e exibir os resultados com gráficos e tabelas.

### 4. Considerações

Uma biblioteca de componentes simuláveis será disponibilizada junto a um ambiente de experimentação completo para exploração do espaço de projeto de NoCs. Assim, será possível realizar uma análise detalhada do conjunto de experimentos realizados a fim de identificar as melhores alternativas arquiteturais sob diferentes cenários de tráfego. Este trabalho servirá de suporte para a investigação de novos mecanismos e técnicas de implementação em NoCs.

### Agradecimentos

Este trabalho foi apoiado pelo Programa de Suporte à Pós-Graduação de Instituições de Ensino Particulares (PROSUP) da Capes.

### Referências

- BENINI, Luca; DE MICHELI, Giovanni (2006). **Networks on chips: technology and tools**. San Francisco: Morgan Kaufmann.
- HEMANI, Ahmed; et al. (2000). Network on chip: An architecture for billion transistor era. In: IEEE NORCHIP CONFERENCE, Turku. **Proceedings...** IEEE NorChip, vol. 31. p. 1-8.
- SILVA, Eduardo A. **RedScarf: ambiente para avaliação de desempenho de Rede-em-Chip**. Itajaí, 2014. 87p. Trabalho Técnico-científico de Conclusão de Curso (Graduação em Ciência da Computação) – Centro de Ciências Tecnológicas da Terra e do Mar, Universidade do Vale do Itajaí, Itajaí, 2014.