Um Sistema de E/S para uma Arquitetura Matricial - Santos, Rafael R. dos; Cavalheiro, Gerson G. H.; Navaux, Philippe O. A. (Anais do International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 1995)
Este trabalho analisa aspectos de desempenho de um processador matricial e busca uma forma mais eficiente de realizar o processo de E/S de dados nesta arquitetura. A placa NCR-GAPP é composta por um conjunto de 144 elementos de processamento, com memória local, conectados entre si sob topologia de interconexão do tipo mesh 12x12, com wraparound cilíndrico. Experimentos realizados comprovaram que o processo de E/S de dados consome grande parte do tempo de processamento de uma aplicação e prejudica o desempenho do sistema como um todo. Um novo sistema de E/S é proposto e os resultados esperados são confrontados frente aos índices de desempenho obtidos através do sistema original.