Impacto das Variações dos Parâmetros Arquiteturais num Multiprocessador com 2-Níveis de Hierarquia de Bus/Cache - Ordoñez, Edward D. M.; Delgado, Martha X. T.; Marino, Mario D.; Kofuji, Sergio Takeo (Anais do International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD); 1995: Anais do VII Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto DesempenhoDO - 10.5753/sbac-pad.1995.19858, 1995)
Este artigo apresenta o impacto das variações de alguns parâmetros arquiteturais no desempenho de um sistema multiprocessador baseado na hierarquia de 2-níveis de cache/bus. Tais parâmetros são: o tamanho de bloco de cache, o tamanho do cache, a largura de banda e a latência da rede de interconexão (estes dois últimos com o fim de determinar o impacto dos acessos remotos). Os resultados são obtidos com simulações comandadas por execução usando o Mint e alguns dos programas aplicativos do conjunto Splash e considerando como medidas de desempenho o TDF (Taxa De Falhas) e o CMPR (Custo Médio Por Referência), que permitem obter faixas de valores que otimizam o desempenho do sistema.