Implementação e Avaliação do Controlador de Protocolos do NCP2 - Santos, Rodrigo dos; Hor-Meyll, Malena; De Maria, Marcelo; Pinto, Raquel; Whately, Lauro; Bianchini, Ricardo; Amorim, Claudio L. (Anais do International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD); 1997: Anais do IX Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho, 1997)
O computador paralelo NCP 2 em desenvolvimento na COPPE/UFRJ provê suporte de hardware para a implementação de sistemas de memória compartilhada distribuída eficientes. O primeiro protótipo do NCP 2 encontra-se em fase de depuração no momento, mas já nos permite avaliar os componentes principais do hardware que projetamos. Experimentos preliminares com o protótipo identificaram que nosso hardware não explora o paralelismo intrínseco de operações com diffs extensivamente. Assim, nesse trabalho apresentamos os detalhes do hardware do protótipo e uma proposta de hardware adicional especializado para o tratamento de diffs: o Gerente de Diff Dinâmico (GDD). A arquitetura do GDD baseia-se em uma estrutura de pipeline com fluxo de dados recursivo e sua implementação em FPGAs está sendo atualmente estudada. Nesse trabalho apresentamos também um modelo analítico que sugere que o GDD fomecerá ganhos de desempenho significativos ao NCP 2 . Mais especificamente, em comparação aos tempos atuais do controlador de protocolos do NCP 2 , o GDD permitirá ganhos de desempenho entre 37 e 76%. Por isso, concluímos que na próxima versão do NCP 2 , o controlador de protocolos deve ser composto pela dupla: Processador RISC + GDD.