Simulação de Modelos Paralelos de Programação em Lógica - Costa, Ruy Marinho da; Amorim, Cláudio Luis de (Anais do International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD); 1993: Anais do V Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho, 1993)
Apresentamos neste trabalho o projeto e a implementação de um simulador que tem por finalidade avaliar a eficiência de modelos de execução paralela de programas lógicos. O simulador permite otimizar modelos e obter medidas de desempenho tais como número de unificações, comunicações e processos criados. A arquitetura do similador é descrita em termos de seus componentes: processadores virtuais, processos, comunicações e sincronização. Os resultados obtidos na implementação dos modelos Backup e Kabu-Wake são discutidos e confirmam o simulador como uma ferramenta simples, versátil e útil para a pesquisa em modelos paralelos de programação em lógica.