Pazos, C., 		Azevedo, C., & 		Correia, M.
(1990).
 Arquitetura de um Processador de Aritmética Intervalar Configurável como Processador de Produto Escalar.
In <em>Proceedings of the 3rd Brazilian Symposium on Computer Architecture and Parallel Processing</em>, (pp. 50-64). Porto Alegre: SBC.
doi:10.5753/sbac-pad.1990.23108