C. Pazos, C. Azevedo, and M. Correia.
" Arquitetura de um Processador de Aritmética Intervalar Configurável como Processador de Produto Escalar", in <em>Anais do III Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo</em>, Rio de Janeiro/RJ, 1990, pp. 50-64, doi: <a href="https://doi.org/10.5753/sbac-pad.1990.23108">https://doi.org/10.5753/sbac-pad.1990.23108</a>.