Acelerador Modular para Roteamento - Aude, J. S.; Paiva, E. B. M. O.; Aude, E. P. L.; L. Filho, E. P.; Martins, M. F.; Pinto, S. B. (Anais do International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD); 1988: Anais do II Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo, 1988)
Este artigo descreve uma arquitetura modular dedicada à implementação do algoritmo proposto por Lee para roteamento automático de conexões elétricas em circuitos eletrônicos. O algoritmo de Lee é descrito brevemente e as arquiteturas já propostas para sua implementação em hardware são discutidas. A arquitetura proposta no artigo é baseada em duas estruturas pipeline e num esquema especial de organização da memória que armazena informação sobre a superfície a ser roteada. As modificações do algoritmo de Lee implementadas na arquitetura são discutidas e o funcionamento do hardware é descrito, mostrando-se os algoritmos implementados para execução das diferentes fases do algoritmo de Lee. A arquitetura encontra-se em fase final de detalhamento e resultados de simulação indicam que seu desempenho na execução do algoritmo de Lee serão pelo menos 40 vezes melhor do que o de mainframes.