Análise de Desempenho e Implementação de Arquiteturas Paralelas - Costa, Luciano da Fontoura; Travieso, Gonzalo; Slaets, Jan Frans Willem (Anais do International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 1987)
Este trabalho analisa três formas de implementação em "hardware" para o processamento de uma mesma operação indivisível sobre diversos valores considerando-se a eficiência na utilização das memórias, que é um indicativo da velocidade total de processamento. Entre as arquiteturas analisadas, uma consiste de um único processador, outra é o processador de "array" propriamente dito (veja, por exemplo, pg. 120 da referência [1]), e uma outra mostra-se a melhor das arquiteturas aqui analisadas quando algumas condições forem obedecidas.