

**Benchmark dos Array Processors FPS AP120B e
NUMERIX MARS 432, Visando Aplicações Estatísticas.**

Luiz Antônio Coelho De Rose

SERPRO - Serviço Federal de Processamento de Dados
GPTEL / DITEC
SGAN 601 Módulo G (1a URO)
70830 Brasília DF

Sumário

Array processors são processadores periféricos de alto desempenho, capazes de aumentar consideravelmente a capacidade de computação do seu computador hospedeiro.

O presente trabalho apresenta uma avaliação de desempenho dos array processors FPS AP-120B e NUMERIX MARS-432, visando aplicações estatísticas não convencionais

São descritas as razões para a escolha desses equipamentos, a arquitetura de cada array processor avaliado, o método adotado para realizar os testes e um resumo dos resultados obtidos.

1. Introdução

A velocidade do processamento é sempre um ponto crítico quando se trabalha em pesquisa com computação científica. Os "Array Processors", ou coprocessadores periféricos, são processadores de alto desempenho, que, acoplados a um computador hospedeiro ("host") são capazes de aumentar consideravelmente a capacidade de computação com uma baixa relação custo/desempenho. Em PERS84 obtém-se uma descrição mais detalhada da utilização dos array processors como equipamentos periféricos para aumentar o desempenho

Os resultados descritos neste trabalho foram obtidos durante visitas realizadas em abril de 1983 e julho de 1984 a duas fábricas de array processors, localizadas nos Estados Unidos. Essas visitas tiveram como objetivo avaliar o desempenho dos referidos coprocessadores periféricos para aplicações estatísticas.

2. Escolha do Equipamento.

Depois de um estudo da bibliografia disponível sobre os equipamentos comercializados na época e após troca de correspondências com diversos fabricantes de array processors, verificou-se que os Array Processors AP-120B e Mars-432, fabricados respectivamente pela Floating Point Systems Inc. (FPS) e Numerix Corporation, apresentavam algumas das principais características desejadas, tais como:

- grande velocidade de processamento.
- baixo custo relativo;
- facilidade de programação.

Dentre estas características destaca-se a facilidade de programação, considerada um ponto importante na escolha do equipamento. A FPS e a NUMERIX foram os únicos fabricantes consultados que dispunham de um compilador de linguagem de alto nível para seus processadores. A FPS tinha um FORTRAN 66 e a NUMERIX um FORTRAN ANSI-77, este completamente compatível com o compilador FORTRAN desenvolvido pela DIGITAL para a família VAX.

Uma linguagem de alto nível é importante na utilização do array processor, pois assim é possível adaptar rapidamente e com certa facilidade, as rotinas já em uso no computador principal. Além do mais, o desenvolvimento da pesquisa em si não é retardado pela programação em linguagens de baixo nível, ficando essas destinadas apenas à otimização das rotinas.

Além do compilador FORTRAN, os dois fabricantes também dispõem de uma vasta biblioteca de rotinas codificadas em linguagem de máquina, as quais podem ser chamadas tanto pelo programa principal como pelas rotinas escritas no array processor. Como as bibliotecas apresentadas não satisfazem a toda e qualquer aplicação científica, persiste a necessidade de serem desenvolvidas rotinas específicas.

Alguns fabricantes proclamam que seus equipamentos fazem uso do FORTRAN, quando na verdade, somente utilizam essa linguagem para codificar um programa principal que chama rotinas da biblioteca. Desta forma, a utilização do array processor fica restrita à biblioteca fornecida pelo fabricante, ou eventualmente, as rotinas desenvolvidas pelo próprio usuário em linguagem de baixo nível e incorporadas à biblioteca. Neste caso, o custo de desenvolvimento deverá ser considerado, uma vez que poderá ser alto devido à complexidade do desenvolvimento de rotinas otimizadas em linguagem de baixo nível.

3. Arquiteturas

As duas máquinas escolhidas para estudo tem arquiteturas paralelas e utilizam segmentação ("pipeline") nos processadores aritméticos de ponto flutuante. A seguir será apresentada mais detalhadamente a arquitetura de cada máquina estudada.

3.1 AP-120B

O AP-120B é uma máquina que começou a ser comercializada em 1976. A sua arquitetura básica está apresentada no Diagrama 1. Esse coprocessador tem cinco memórias, que alimentam duas unidades aritméticas de ponto flutuante e uma unidade de processamento inteiro. Com a utilização das diferentes memórias e de vários "caminhos de dados" ("data paths"), é possível minimizar a perda de tempo com colisões no acesso aos dados. As duas unidades aritméticas de ponto flutuante trabalham com segmentação (a

unidade para adição com um pipeline de dois estágios e a unidade para multiplicação com um pipeline de três estágios) O ciclo de instrução do AP-120B é de 167ns. Para exemplificar, pode-se dizer que em cada ciclo é possível obter valores de quatro memórias, realizar uma operação de adição com ponto flutuante, realizar uma operação de multiplicação com ponto flutuante, gravar o resultado de uma adição, gravar o resultado de uma multiplicação, incrementar um contador, testar uma condição e executar um desvio.




Diagrama 1: Arquitetura Básica do AP-120B

O AP-120B tem uma palavra de instrução de 64 bits, sendo que cada instrução controla a operação de todas as unidades da máquina. A aritmética de ponto flutuante é realizada com uma palavra de 38 bits, sendo 28 para a mantissa e 10 para o expoente. A aritmética

inteira pode ser realizada de forma independente na unidade de processamento inteiro, a qual utiliza palavras de 16 bits. As operações lógicas e operações de manipulação de bits podem ser realizadas tanto na unidade de processamento inteiro quanto na unidade aritmética de adição, dependendo, para isso, do tamanho da palavra utilizada.

Maiores detalhes sobre o AP-120B podem ser encontrados em /WITT78/, /CHAR81/, /HOCK81/, ou documentação fornecida pela Floating Point Systems Inc.

3.2 MARS-432

O MARS-432 é um array processor de ponto flutuante que começou a ser comercializado no final de 1983. Essa máquina tem na facilidade de programação uma de suas principais vantagens, pois dispõe de um compilador FORTRAN bastante otimizado e de boas ferramentas para o desenvolvimento em microcódigo como um macroassembler, um "debugger" e um utilitário para gerar códigos otimizados, aproveitando o paralelismo da máquina e os recursos do pipeline. Este utilitário, denominado LOOM, tem como entrada o programa escrito em linguagem assembler de forma sequencial, e apresenta como saída, o programa escrito de forma paralela. O Diagrama 2 apresenta a arquitetura básica do MARS-432.

Os principais elementos da arquitetura do MARS-432 são o processador para transferência de dados (IP), o processador de dados (DB) e um barramento (DBUS) de alta velocidade de 32 bits,

com capacidade de transferência de informações a taxa de 20 Mbytes/segundos. Esse barramento é utilizado para transferir tanto dados como programas para o processador de dados. A transferência de informações é controlada pelo processador de transferência de dados.




Diagrama 2: Arquitetura Básica do MARS-432

O MARS-432 trabalha com os seguintes tipos de dados: inteiro, real e lógico, todos com 32 bits, sendo que o tipo de dados real tem uma mantissa de 24 bits e um expoente de 8 bits. A interface de dados (HDI) é responsável pela transferência de dados entre o computador hospedeiro e o coprocessador.

O Diagrama 3 apresenta a arquitetura do processador de dados, que é responsável pelo controle do programa, geração de endereços,

contagem de iterações do loop, gerenciamento de dados e execução das operações aritméticas.




Diagrama 3: Arquitetura do Processador de Dados

Existem cinco unidades de processamento no processador de dados do MARS-432, sendo que todos os elementos desse processador são independentes e controlados por uma palavra de 128 bits. O ciclo de instrução do MARS-432 é de 100ns.

A obtenção de dados na memória é feita por uma unidade de processamento com um pipeline de quatro estágios. Os primeiros

128K da memória denominados de memória estática, são divididos em duas regiões (DX e DY), possuindo cada uma delas sua própria cópia dos dados. Essa redundância é uma forma de ganhar velocidade, pois assim é possível fazer duas transferências no mesmo ciclo. A geração de endereços na memória é realizada por dois endereçadores denominados ADX e ADY.

Os cálculos para o controle dos loops é realizado pelo contador de loops, que utiliza segmentação com um pipeline de quatro estágios. O controle do fluxo do programa é realizado pelo sequenciador.

As operações aritméticas de ponto flutuante são executadas em duas unidades lógica e aritmética (ALU) e em um multiplicador. Cada ALU é capaz de realizar 63 operações, incluindo além das operações de ponto flutuante, operações de aritmética inteira, operações lógicas e operações de manipulação de bits. O multiplicador executa produtos com números inteiros e de ponto flutuante. Tanto o multiplicador como os ALUs trabalham com segmentação, utilizando um pipeline de cinco estágios.

Na saída dos pipelines dos processadores de operações aritméticas de ponto flutuante e da unidade de processamento de transferência de dados da memória existem filas para até oito elementos. A existência dessas filas no lugar de registradores visa facilitar a programação, pois assim, o usuário não é obrigado a usar um resultado logo após a saída do pipeline, podendo esperar até que

a fila esteja cheia.

Além da memória de dados, o MARS-432 dispõe de dois conjuntos de registradores que são utilizados quando um acesso rápido é necessário ou para armazenar resultados intermediários. Cada conjunto é composto de 16 registradores, sendo que oito podem ser acessados de forma direta e o acesso aos outros oito é organizado na forma de fila ou pilha. Em cada ciclo de instrução é possível ler dois valores na memória de dados ou então gravar um resultado. Além disso, é possível ler e gravar em ambos os conjuntos de registradores.

Maiores informações sobre o MARS-432 podem ser encontradas em documentação fornecida pela Numerix Corporation.

4. O Benchmark

O conjunto de ~~matrizes~~ ~~matrizes~~ utilizadas no benchmark procurou representar, de maneira equivalente, aplicações estatísticas utilizadas para a resolução de problemas não convencionais em trabalhos de pesquisa. Este fato deve ser levado em consideração quando da avaliação dos resultados, pois os array processors não são máquinas rápidas para quaisquer tipos de tarefas, sendo apropriadas para cálculos repetitivos e algoritmos com grandes loops como por exemplo inversão de matrizes, cálculos de FFT, problemas de processamento de imagem, processamento de sinais, entre outros. Assim, numa avaliação de desempenho onde são levadas em consideração essas finalidades, é natural que se

obtenha melhores resultados. Entretanto, como em geral os fabricantes divulgam resultados para essas aplicações, nós procuramos avaliar os equipamentos levando em consideração outros parâmetros, tais como facilidade de utilização e desempenho com rotinas não convencionais.

A maioria das rotinas testadas foi programada de duas formas: A primeira, codificada em linguagem de alto nível sem utilizar funções da biblioteca de rotinas oferecida pelo fabricante; e a segunda, utilizando, quando possível, algumas dessas funções. Desse modo, pode-se ter idéia do ganho de tempo obtido com a utilização das bibliotecas.

4.1 Condições do Benchmark

O teste do AP-120B foi realizado na sede da Floating Point Systems, durante três dias, utilizando como computador hospedeiro um VAX 11/780. Antes do teste, foram oferecidos dois cursos, um de software do array processor e o outro de assembler. Nesses cursos foram abordados os seguintes tópicos: Introdução ao array processor, interface do array processor com o sistema operacional, software para o desenvolvimento de programas, programação com AP-FORTRAN, utilização da biblioteca de rotinas, conjunto de instruções e técnicas de programação em assembler.

O teste do MARS-432 foi realizado na sede da Numerix Corporation, durante três dias, utilizando como computador hospedeiro um

VAX 11/750. No primeiro dia da visita, foi realizada uma palestra sobre o MARS-432, na qual foi dada uma visão geral sobre o software. Como a linguagem de alto nível utilizada era o FORTRAN ANSI-77, a participação em um curso prévio ao benchmark não foi necessária.

4.2 Resultados

Os resultados aqui apresentados utilizam como fator de comparação um VAX 11/780. As mesmas rotinas utilizadas no benchmark foram escritas de forma otimizada em FORTRAN e executadas nessa máquina. A Tabela I apresenta a média dos resultados obtidos para cada array processor. Os valores apresentados indicam o número de vezes que cada máquina foi mais rápida que o VAX em cada situação.

	AP-120B	MARS-432
rotinas que não utilizam funções da biblioteca	2.21	3.03
rotinas que utilizam funções da biblioteca	13.01	32.25

Tabela I: Razão entre a Velocidade no Array Processor e a Velocidade no VAX 11/780

No AP-120B as rotinas escritas em AP-FORTRAN tiveram desempenho variando de 1.22 a 3.69 vezes a velocidade do VAX. No MARS-432, essas rotinas tiveram desempenho variando de 2.15 a 4.48 vezes a

velocidade do VAX. Na avaliação do desempenho das rotinas que utilizam funções da biblioteca, não foram consideradas todas as rotinas, pois em algumas situações não foi possível utilizar funções da biblioteca. No AP-120B, as rotinas que utilizaram aritmética inteira e operações lógicas e de manipulação de bits foram prejudicadas porque esta máquina não trabalha com inteiros de 32 bits.

Em todos os testes, o tempo de carga dos dados na memória do array processor e os tempos de recuperação dos resultados pelo computador hospedeiro foram levados em consideração na avaliação do tempo de execução das rotinas. Esse fato influenciou um pouco nos resultados, uma vez que as rotinas utilizadas não executavam loops muito grandes.

Em uma análise superficial no código assembler gerado pelo compilador AP-FORTRAN para uma das rotinas testadas, pode-se estimar que seria possível aumentar em pelo menos quatro vezes a velocidade de processamento, com uma otimização do código gerado. É importante ressaltar que o objetivo do benchmark era avaliar o desempenho do equipamento com linguagens de alto nível. Entretanto, essa estimativa, embora feita de maneira superficial, torna possível fazer uma inferência do ganho de velocidade a ser obtido com a utilização de códigos otimizados, programados em assembler.

De acordo com estimativas fornecidas pela NUMERIX, com a

utilização de códigos escritos em assembler, é possível conseguir uma melhora no desempenho da ordem de dez a vinte vezes, comparado com o desempenho das rotinas escritas em FORTRAN.

5. Conclusões

Comparando os dois array processors, podemos observar uma série de vantagens do MARS-432 sobre o AP-120B, tais como:

- ferramentas de desenvolvimento de programas de uso muito mais fácil;
- melhor desempenho;
- menor custo, o MARS-432 custava aproximadamente a metade do valor do AP-120B;
- maior facilidade de interface com os superminis, uma vez que trabalha com palavras de 32 bits.

Os resultados obtidos foram considerados bons. Acredita-se que, se as rotinas testadas tivessem sido previamente otimizadas, o que não foi possível devido a escassez de tempo nos benchmarks, se obteriam resultados mais fortes. Assim, pode-se considerar que os arrays processors se mostraram eficazes também para aplicações estatísticas não convencionais.

6. Bibliografia

Charlesworth A. An approach to scientific array processing: the architectural design of the AP-120B / FPS-164 family. Computer, September 1981.

- FPS Array Processor FORTRAN Reference Manual. release 80.1, publication 860-7408-001A. Floating Point Systems Inc. 1980.
- FPS AP MATH38 - AP Math Library, vol. 1 to 4, publication 860-7288-008C. Floating Point Systems Inc. 1982.
- FPS AP Programmer's Reference Manual, vol 1 and 2, publication 860-7319-001B. Floating Point Systems Inc. 1981.
- Hockney R. W. and Jesshope C. R. Parallel Computers architecture, programming ,and algorithms. Adam Hilger LTD, Bristol, 1981.
- Nijenhuis A. and Wilf H. S. Combinatorial algorithms for computers and calculators. Cap. 4, pp 39 a 45 - Randon K-Subset of an N-Set (RANKSB), Cap. 15, pp 135 a 143 - Sorting (HPSORT / EXHEAP). 2a. Ed. Academic Press Inc, London 1978.
- NUMERIX Fortran Programming Guide. Numerix Corporation, 1984.
- NUMERIX FORTRAN Development Systems. Numerix Corporation, 1984.
- NUMERIX MARS-432 Programming Reference Manual. Numerix Corporation, 1983.
- NUMERIX Array Processor Assembler Reference Manual (ARAS). Numerix Corporation, 1983.
- NUMERIX Programming the Data Processor. Numerix Corp. 1985.
- NUMERIX A summary of NUMERIX Mathlib Subroutines. Numerix Corporation, 1985.
- Persun T. Array processors boost performance. Electronic Products. March, 1984
- Wittmayer W. R. Array processor provides high throughput rates. Computer Design, March 1978.
