SILVA, Gloria D. Claro da; 						SCHVITTZ, Rafael B.; 						BUTZEN, Paulo F..
 Transistor-Level Logic Gates Ranking Strategy for Selective Hardening. <em>In</em>: SIMPÓSIO BRASILEIRO DE ENGENHARIA DE SISTEMAS COMPUTACIONAIS (SBESC), 14.	, 2024, Recife/PE.
	 
	<strong>Anais</strong> [...].
 Porto Alegre: Sociedade Brasileira de Computação, 
	2024
.
 p. 169-174. 
			ISSN 2237-5430.