Gloria Silva, Rafael Schvittz, and Paulo Butzen. 2024.
 Transistor-Level Logic Gates Ranking Strategy for Selective Hardening. In <em>Anais do XIV Simpósio Brasileiro de Engenharia de Sistemas Computacionais</em>, novembro 26, 2024, Recife/PE, Brasil. SBC, Porto Alegre, Brasil, 169-174.