Silva, Gloria, 		Schvittz, Rafael, E 		Butzen, Paulo.
" Transistor-Level Logic Gates Ranking Strategy for Selective Hardening" <em>Anais do Simpósio Brasileiro de Engenharia de Sistemas Computacionais (SBESC)</em> [Online], (26 novembro 2024)