Proposta de implementação do algoritmo SHA-256 em Hardware - Santos Júnior, Carlos E. B.; Fernandes, Marcelo A. C. (Anais do Simpósio Brasileiro de Cibersegurança (SBSeg), 2018)
Este trabalho propõe uma arquitetura desenvolvida em Field Programmable Gate Array (FPGA) para o algoritmo de hash SHA-256. O SHA-256 é bastante usado em protocolos para transporte de dados seguros ou verificação de integridade, como o HMAC, TLS e IPSec. A implementação proposta neste artigo traz uma abordagem diferenciada em relação a outros trabalhos já publicados, com núcleos agrupados executando o algoritmo SHA-256 em paralelo. Alcançando um throughput de 0, 80847Gbps para uma único núcleo e em torno de 101Gbps para 128 núcleos em um único FPGA. Existe uma grande possibilidade de aplicações para tal implementação, a qual utilizou como FPGA alvo o Xilinx Virtex 6 xc6vlx240t-1ff1156.