Calibração de Latência Microarquitetural: Uma Abordagem Baseada em Serialização de Instruções e Compensação de Drift - Guerra, Matheus B.; Oliveira, José L. N. C. de; Dutra, Diego L. C. (Anais do Simpósio Brasileiro de Cibersegurança (SBSeg); 2026: Anais do XXVI Simpósio Brasileiro de CibersegurançaDO - 10.5753/sbseg.2026.26916, 2026)
Este trabalho apresenta uma metodologia para calibração automática de latências de cache, eliminando ajustes manuais e empíricos em ataques de canal lateral. A abordagem utiliza instruções de serialização e o Time Stamp Counter (TSC) para garantir medições precisas no espaço de usuário. O diferencial reside no isolamento sistemático dos níveis de cache e na compensação de data drift frente a flutuações de frequência da CPU. Resultados em hardware moderno confirmam a eficácia do método ao atingir conformidade com os valores encontrados da literatura.