Arquitetura de Memória Cache Reconfigurável - Carvalho, Milene B.; Martins, Carlos A. P. S. (Anais do Simpósio em Sistemas Computacionais de Alto Desempenho (SSCAD); 2006: Anais do VII Workshop em Sistemas Computacionais de Alto DesempenhoDO - 10.5753/wscad.2006.18957, 2006)
Neste artigo apresentamos uma arquitetura de memória cache reconfigurável. Além disso, apresentamos a taxa de acerto de algumas cargas de trabalho reais do SPEC 2000 CPF representadas por traces obtidos do BYU Trace Distribution Center executadas em nossa arquitetura e nas organizações tradicionais de cache. Com a análise dos resultados destes experimentos, foi possível concluir que com o mesmo número de comparadores, a cache reconfigurável possui uma taxa de acerto superior a uma cache fixa, na maioria dos casos. Nossa principal contribuição é a proposta de uma arquitetura de memória cache reconfigurável capaz de se adaptar às diferentes cargas de trabalho e a análise de seu comportamento.