F. Pereira and E. Moreno.
"Otimização em VHDL e Desempenho em FPGAs do Algoritmo de Criptografia DES", in <em>Anais do IV Workshop em Sistemas Computacionais de Alto Desempenho</em>, São Paulo, 2003, pp. 80-87, doi: <a href="https://doi.org/10.5753/wscad.2003.19106">https://doi.org/10.5753/wscad.2003.19106</a>.