Uma Análise Comparativa entre o Escalonamento de Instruções EPIC e o DTSVLIW - Santana, Sandro C.; Souza, Alberto F. de (Anais do Simpósio em Sistemas Computacionais de Alto Desempenho (SSCAD), 2001)
Para obter ganhos de desempenho, a arquitetura Explicitly Parallel Instruction Computing (EPIC) retira do hardware a responsabilidade de extrair o paralelismo no nível de instrução e a transfere para o compilador, expondo o controle do hardware ao programador do nível convencional de máquina. Já a arquitetura Dynamically Trace Scheduled VLIW (DTSVLIW) aposta em um algoritmo simples de escalonamento - implementável em hardware e executado dinamicamente - para obter maiores níveis de paralelismo no nível de instrução e, conseqüentemente, ganhar desempenho. Neste trabalho, nós examinamos três combinações compilador/arquitetura EPIC e as comparamos com uma combinação compilador/DTSVLIW. Nossos experimentos com programas do SPECint95 mostram que, na média, a arquitetura DTSVLIW obtém melhor desempenho porque seu escalonador dinâmico, embora muito mais simples, extrai mais paralelismo que o escalonador do compilador EPIC devido à exploração de informação visível apenas em tempo de execução.