Avaliação de Desempenho de Rede-em-Chip Modelada em SystemC - Zeferino, Cesar Albenes; Bruch, Jaison Valmor; Pereira, Thiago Felski; Kreutz, Márcio Eduardo; Susin, Altamiro Amadeu (Anais do Workshop em Desempenho de Sistemas Computacionais e de Comunicação (WPerformance), 2007)
As próximas tecnologias de fabricação de circuitos integrados permitirão a integração de dezenas de núcleos em um mesmo chip. As arquiteturas de comunicação baseadas no barramento não atenderão às demandas de desempenho desses sistemas. Como solução, é consenso na literatura que as Networks-on-Chip (NoCs) oferecerão a melhor solução em desempenho em comunicação. Como o espaço de projeto de NoCs é bastante amplo e requer infra-estrutura específica para a sua exploração, este trabalho, apresenta a modelagem de uma arquitetura de NoC parametrizável utilizando o SystemC no nível RT e um conjunto de ferramentas de apoio que permitem avaliar o desempenho da rede sob diferentes configurações do seu espaço de projeto e condições de tráfego, possibilitando, também, realizar a modelagem do perfil de comunicação de aplicações reais a partir da caracterização de seu tráfego. Os resultados obtidos evidenciam a configuração de rede que apresenta os melhores índices de desempenho.