Uma Arquitetura Rápida de Somador Binário de Alta Eficiência Energética

Autores

  • Jucemar Luis Monteiro Universidade Federal de Santa Catarina - SC - Aluno de Graduação em Ciências da Computação. (Colação de grau em 17 de agosto de 2011)
  • Luciano Volcan Agostini Universidade Federal de Pelotas - RS - Professor Adjunto - Doutorado em Computação
  • José Luís Almada Güntzel Universidade Federal de Santa Catarina - SC - Professor Associado - Doutorado em Computação

Resumo

O projeto de dispositivos portáteis alimentados por baterias requer ouso de somadores rápidos e energeticamente eficientes. Apesar de existiremmuitas arquiteturas de somadores, poucas delas podem ser sintetizadas em umfluxo standard cells. Este artigo apresenta o A1CSAH, uma nova arquiteturade somador rápido energeticamente eficiente. O A1CSAH, juntamente comoutras arquiteturas (tais como CRA, CSA e A1CSA), foram sintetizados para abiblioteca standard cells de 45nm da TSMC. Os resultados da síntese lógicamostram que o A1CSAH é, em média, 10,8% mais rápido e 3,4% maiseficiente do que o CLA, o que o torna uma excelente opção de somadorrápido.

Downloads

Não há dados estatísticos.

Downloads

Publicado

2013-04-02

Como Citar

Monteiro, J. L., Agostini, L. V., & Güntzel, J. L. A. (2013). Uma Arquitetura Rápida de Somador Binário de Alta Eficiência Energética. Revista Eletrônica De Iniciação Científica Em Computação, 12(3). Recuperado de https://sol.sbc.org.br/journals/index.php/reic/article/view/1012

Edição

v. 12 n. 3 (2012)

Seção

Edição Especial: CTIC/CSBC