Implementação de Multiplexador Ternário

• João Ricardo Pereira Marques UTFPR
• Rogério Aparecido Gonçalves UTFPR
• João Fabrício Filho UTFPR

DOI: https://doi.org/10.5753/eradco.2026.34361

Resumo

Este trabalho projeta e implementa um multiplexador 9:1 ternário, demonstrando as vantagens de sistemas multivalorados sobre a lógica binária tradicional. Dois sinais de controle ternários selecionam nove entradas, reduzindo as interconexões e elevando a densidade de informação. Transistores PMOS e NMOS implementam as portas lógicas fundamentais (AND, OR, NAND, NOR e inversores) do circuito, enquanto um decodificador ternário-para-unário ativa seletivamente as linhas de controle. Simulações no LTSpice e testes com simulador de osciloscópio validam o sistema. Os resultados mostram menor uso de transistores do que implementações binárias equivalentes, comprovando o potencial da lógica ternária para arquiteturas digitais eficientes.

Referências

Analog Devices Inc. (2026). LTspice circuit simulator, version ??? [link]. Accessed: 2026-08-07.

Brusentsov, N. and Alvarez, J. (2011). Ternary Computers: The Setun and the Setun 70, pages 74–80.

Jones, D. W. (2008). The ternary manifesto. [link]. Accessed: 2026-04-25.

Post, E. L. (1921). Introduction to a general theory of elementary propositions. American Journal of Mathematics, 43(3):163–185.

Stine, J. (2004). Digital Computer Arithmetic Datapath Design Using Verilog HDL.

Tompkins, C. B., Wakelin, J. H., and Stifler, Jr., W. W. (1950). High-Speed Computing Devices. McGraw-Hill Book Company, New York.