Computação Aproximada no Processador RISC-V NEORV32

• Jailton Nunes Filho UFMS
• Pedro e Silva UFMS
• Hytalo Bassi UFMS
• Eduardo Paes UFMS
• Jhullya Martins UFMS
• Daniela Catelan UFMS

DOI: https://doi.org/10.5753/eradco.2026.34377

Resumo

Este artigo descreve a metodologia utilizada para aplicar a Computação Aproximada no processador RISC-V NEORV32, tomando uso do CFS presente na arquitetura do softcore para inserir a aproximação e aproveitá-la em testes com o algoritmo: Loop Perforation. As ferramentas do Quartus expuseram que o consumo da corrente no núcleo do processador teve reduções de 0,29% e 0,49%, uma diminuição de 240 elementos lógicos, a um custo de 2,51% na frequência máxima.

Referências

Catelan, D. e. a. (2023). Instruction-level loop perforation. In Anais do XXIV WSCAD.

Catelan, D. L. (2025). Approximate computing: Contributions to the design of arithmetic circuits and instruction-set architectures. Repositório Institucional da UFMS.

Leon, V., Hanif, M., Armeniakos, G., Jiao, X., Shafique, M., Pekmestzi, K., and Soudris, D. (2023). Approximate computing survey, part i: Terminology and software e hardware approximation techniques.

Nolting, S. (2026). The neorv32 risc-v processor. [link] v1.13.3. Acessed: Aug/2026.

RISC-V (2022). Risc-v toolchain. Available at: [link]. Accessed: June/2025.