Avaliação de desempenho do sistema de memória  heterogênea da arquitetura Intel Knights Landing (KNL) 

  • Jefferson Fialho
  • Silvio Stanzani
  • Raphael Cóbe
  • Rogério Iope
  • Igor Freitas

Resumo


Neste  artigo  é  apresentada  uma  avaliação  do  sistema  de  memória  heterogênea  da  arquitetura  Intel  Xeon  Phi  KNL,  usando  aplicações  com  diferentes  características.  Aplicações  que  realizam  muitas  operações  de  transferências de dados de e para a memória principal, quando associadas ao  uso  e#ciente  de  memória  cache,  são  fortes  candidatas  a  terem  ganhos  de  desempenho ao mapearem estruturas de dados para a unidade de memória de  grande largura de banda.  Melhorias  constantes  em  sistemas  de  memória  de  múltiplos  níveis  é  uma  tendência  observada no projeto de arquiteturas computacionais atuais. A arquitetura de  processadores  Intel  Xeon  Phi  de  segunda  geração,  também  conhecida  como  Knights  Landing  (KNL),  introduziu  um  novo  nível  de  memória,  o  Multi-Channel  Dynamic  Random  Access  Memory  (MCDRAM),  que  pode  ser  usado como uma memória cache  (cache  mode),  como  uma  memória  endereçável  com  grande  largura  de  banda  ($at  mode),  ou  como  uma  combinação  de  ambos  (hybrid  mode)  [Sodani,  2016].  Um  dos  desa!os  encontrados  no  uso  de sistemas de memória heterogênea é como mapear uma  aplicação  para  as  diferentes  unidades  de  memória,  de  modo  a  obter  ganhos  de  desempenho [Li, 2016].   Este artigo apresenta uma avaliação do uso da MCDRAM no KNL, comparando  o  tempo  de  execução  e  comportamento  quanto  ao  uso  do  sistema  de  memória  de  aplicações com diferentes características. 
Publicado
10/04/2017
Como Citar

Selecione um Formato
FIALHO, Jefferson; STANZANI, Silvio; CÓBE, Raphael; IOPE, Rogério; FREITAS, Igor. Avaliação de desempenho do sistema de memória  heterogênea da arquitetura Intel Knights Landing (KNL) . In: ESCOLA REGIONAL DE ALTO DESEMPENHO DE SÃO PAULO (ERAD-SP) , 2017, São Carlos. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 2017 . p. 9 - 12.