Análise de Viabilidade de um Acelerador PQC para Open RAN: Uma Prova de Conceito via Co-Design de Hardware/Software

• Mariana C. R. Oliveira UNICAP
• Leonardo B. F. Souza UNICAP

DOI: https://doi.org/10.5753/erad-ne.2026.25019

Resumo

A evolução para redes 5G/6G Open RAN impõe latências estritas (< 250 µs), inviabilizando a adoção da criptografia pós-quântica (ML-KEM) devido ao alto tempo de processamento do SHA-3 em software (~1375 µs). Para preencher essa lacuna, este artigo propõe uma Prova de Conceito de aceleração via co-design hardware/software. O offloading da permutação Keccak para FPGA (Cyclone 10 LP) reduziu a latência lógica para 0,013 µs. Contudo, a aferição do ciclo híbrido via interface JTAG (390 µs) evidenciou um gargalo de transporte. Este diagnóstico empírico valida a arquitetura e direciona a adoção futura do barramento SPI para atender ao padrão O-RAN.

Referências

ALBERTI, A. M. et al. (2021) "OpenRAN: A Conexão do Futuro", Inatel.

RATHI, V. et al. (2025) "Q-RAN: Quantum-Resilient O-RAN Architecture", coRAN Labs.

NIST (2024) "FIPS 203: Module-Lattice-Based Key-Encapsulation Mechanism Standard", National Institute of Standards and Technology.

ENISA (2021) "Post-Quantum Cryptography", European Union Agency for Cybersecurity.