Análise de padrões de acesso à memória em aplicações single threaded

• Gabriel Evaristo UFPR
• Sairo dos Santos UFPR
• Marco Alves UFPR

DOI: https://doi.org/10.5753/eradrs.2021.14774

Resumo

Esse trabalho busca avaliar os padrões de acesso à memória utilizando as aplicações do SPEC CPU-2017, buscando especificamente observar a regularidade dos acessos quanto aos endereços e seus saltos. O objetivo é entender o comportamento dominante nas aplicações para propor melhorias no simulador de arquiteturas e nos componentes arquiteturais, tendo como simulador alvo o Ordinary Computer Simulator (OrCS).

Referências

Alves, M. A. Z., Villavieja, C., et al. (2015). Sinuca: A validated micro-architecture simulator. In Int. Conf. on High Performance Computing and Communications.

Fu, J. W., Patel, J. H., and Janssens, B. L. (1992). Stride directed prefetching in scalar processors. ACM SIGMICRO Newsletter, 23.

Milenkovic, A. and Milenkovic, M. (2003). Stream-based trace compression. IEEE Computer Architecture Letters, 2(1):4–4.

Patil, H., Cohn, R., et al. (2004). Pinpointing representative portions of large intel R(cid:13) itanium R(cid:13) programs with dynamic instrumentation. In Int. Symp. on Microarchitecture.

Pleszkun, A. R. (1994). Techniques for compressing program address traces. In Int. Symp. on Microarchitecture.