Avaliação de Desempenho em Redes-em-Chip: Exploração Arquitetural com Suporte Ferramental

  • Eduardo Alves da Silva
  • Cesar Albenes Zeferino

Resumo


O projeto de sistemas em chip demanda agilidade na avaliação da arquitetura de interconexão. Nesse contexto, este trabalho propõe o desenvolvimento de uma biblioteca de componentes simuláveis integrada a um ambiente de experimentação para acelerar a exploração do espaço de projeto e dispor de uma análise detalhada sobre diferentes arquiteturas de interconexão intrachip, em especial de Redes-em_Chip.
Publicado
07/04/2017
SILVA, Eduardo Alves da; ZEFERINO, Cesar Albenes. Avaliação de Desempenho em Redes-em-Chip: Exploração Arquitetural com Suporte Ferramental. In: ESCOLA REGIONAL DE ALTO DESEMPENHO DA REGIÃO SUL (ERAD-RS) , 2017, Ijuí. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 2017 . ISSN 2595-4164.