Análise comparativa da ResNet-50 em FPGA e CPU

  • José F. C. Martins Centro Universitário FEI
  • João V. R. M. G. Canella Centro Universitário FEI
  • Gabriel L. P. Sabino Centro Universitário FEI
  • Murilo G. Munhoz Centro Universitário FEI
  • Calebe P. Bianchini Centro Universitário FEI / UPM

Resumo


Este trabalho apresenta um estudo inicial sobre o desempenho da arquitetura de rede neural convolucional ResNet-50 em FPGAs e CPUs, utilizando o ambiente padronizado do Vitis-AI. Avaliou-se a acurácia e o tempo de execução da ResNet-50 no conjunto de dados ImageNet. Neste experimento, os resultados observados no ambiente com o FPGA mostrou vantagem em relação ao tempo de execução, enquanto a CPU teve acurácia ligeiramente superior.

Referências

de Couto Júnior, H. R. V. (2021). Mapas de textura como entrada em cnns 3d aplicados para classificar nódulos em imagens de tc.

de Sousa, M. C. F. (2019). Método para execução de redes neurais convolucionais em fpga. Master’s thesis, Escola Politécnica da Universidade de São Paulo.

Lera, R. D. C. and da Costa Bianchi, R. A. (2019). Aplicação de uma rede neural convolucional em tecnologia fpga.

Martins, J. F. d. C., Sabino, G. L. P., Canella, J. V. R. M. G., and Munhoz, M. G. (2024). Análise comparativa do desempenho da resnet-50 em plataformas fpga e cpu. Trabalho de Conclusão de Curso (Ciência da Computação), Centro Universitário FEI.

Peres, T. A. M. (2018). Otimização de redes neuronais convolucionais em fpga utilizando técnicas de compressão. Master’s thesis, Instituto Superior de Engenharia de Lisboa.

SAS (2023). Redes neurais - o que são e qual sua importância? Acesso em: 07 de Janeiro de 2024.

Silva Júnior, J. T. d. (2021). piflowmr - uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de fpgas de baixo custo. Master’s thesis, Universidade de São Paulo.
Publicado
16/05/2024
MARTINS, José F. C.; CANELLA, João V. R. M. G.; SABINO, Gabriel L. P.; MUNHOZ, Murilo G.; BIANCHINI, Calebe P.. Análise comparativa da ResNet-50 em FPGA e CPU. In: ESCOLA REGIONAL DE ALTO DESEMPENHO DE SÃO PAULO (ERAD-SP), 15. , 2024, Rio Claro/SP. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 2024 . p. 33-36. DOI: https://doi.org/10.5753/eradsp.2024.239885.