Uma Arquitetura Super Escalar com Múltiplos Fluxos de Instruções
Resumo
Mecanismos sofisticados para escalonamento dinâmico de instruções, previsão dinâmica de desvios e execução especulativo são encontrados em arquiteturas super escalares destinadas à aplicações que exigem alto desempenho. No entanto, estas arquiteturas ainda apresentam um desempenho bem inferior ao que seria alcançado por uma arquitetura super escalar ideal. Este artigo apresenta resultados experimentais que identificam algumas das principais causas da discrepância entre os desempenhos de uma arquitetura super escalar real e de uma ideal. Também é apresentado um novo mecanismo, baseado em múltiplos fluxos de instruções, que tem como objetivo reduzir as limitações encontradas.
Referências
Johnson, M., Superscalar Microprocessor Design, Prentice Hall, Englewood Cliffs, NJ, 1991.
Smith, J. E., Sohi, G., The Microarchitecture of Superscalar Processors, Proceedings of the IEEE 83(12), December 1995, pp. 1609-1624.
Hennessy, J. L., p. A. Patterson, Computer Architecture, A Quantitative Approach, 2nd Edition, Morgan Kauffman, San Francisco, CA, 1995.
Song, S. P., M. Denman, J. Chang, The PowerPC 604 RISC Microprocessor, IEEE Micro (14)5, October 1994, pp. 8-17.
Diep, T. A., C. Nelson, J. P. Shen, Performance Evaluation of the PowerPC 620 Microarchitecture, Proc. of the 22th International Symposium on Computer Architecture, 1995, pp. 163-175.
MIPS Inc., The R10000 Microprocessor User's Manual, 1995.
Alpert, D., D. Avnon, Architecture of the Pentium Microprocessor, IEEE Micro (13)3, June 1995, pp. 11-21.
Edmondson, J. H. et al., Internal Organization of the Alpha 21164, a 300-MHz 64-bit Quad-Issue CMOS RISC Microprocessor, Digital Technical Journal (7)1, 1995, pp. 119-135.
Halfhill, T. R., lntel's P6, Byte (20)4, April 1995, pp. 42-58.
Tomasulo, R. M., An Efficient Algorithm for Exploiting Multiple Arithmetic Units, IBM Journal of Research and Development (11)1, January 1967, pp. 25-33.
Lee, J. K. F., A. J. Smith, Branch Prediction Strategies and the Branch Target Buffer Design, IEEE Computer (17)1, September 1980, pp. 261-294.
Smith, J. E., A. R. Pleszkun, Implementing Precise lnterrupts in Pipelined Processors, IEEE Transactions on Computers (37)5, May 1988, pp. 562-573.
Sun Microsystems, The SPARC Architecture Manual, Version 7, Mountain View, CA, 1987.
SPEC Steering Committee, SPEC INT92 V1.1 Technical Manual, 1992.
Yeh, T.-Y., Patt, Y., Two-Level Adaptative Training Branch Prediction, Proc. of the 24th Annual International Symposium on Microarchitecture, 1991, pp. 51-61.
Smith, J. E., Sohi, G., The Microarchitecture of Superscalar Processors, Proceedings of the IEEE 83(12), December 1995, pp. 1609-1624.
Hennessy, J. L., p. A. Patterson, Computer Architecture, A Quantitative Approach, 2nd Edition, Morgan Kauffman, San Francisco, CA, 1995.
Song, S. P., M. Denman, J. Chang, The PowerPC 604 RISC Microprocessor, IEEE Micro (14)5, October 1994, pp. 8-17.
Diep, T. A., C. Nelson, J. P. Shen, Performance Evaluation of the PowerPC 620 Microarchitecture, Proc. of the 22th International Symposium on Computer Architecture, 1995, pp. 163-175.
MIPS Inc., The R10000 Microprocessor User's Manual, 1995.
Alpert, D., D. Avnon, Architecture of the Pentium Microprocessor, IEEE Micro (13)3, June 1995, pp. 11-21.
Edmondson, J. H. et al., Internal Organization of the Alpha 21164, a 300-MHz 64-bit Quad-Issue CMOS RISC Microprocessor, Digital Technical Journal (7)1, 1995, pp. 119-135.
Halfhill, T. R., lntel's P6, Byte (20)4, April 1995, pp. 42-58.
Tomasulo, R. M., An Efficient Algorithm for Exploiting Multiple Arithmetic Units, IBM Journal of Research and Development (11)1, January 1967, pp. 25-33.
Lee, J. K. F., A. J. Smith, Branch Prediction Strategies and the Branch Target Buffer Design, IEEE Computer (17)1, September 1980, pp. 261-294.
Smith, J. E., A. R. Pleszkun, Implementing Precise lnterrupts in Pipelined Processors, IEEE Transactions on Computers (37)5, May 1988, pp. 562-573.
Sun Microsystems, The SPARC Architecture Manual, Version 7, Mountain View, CA, 1987.
SPEC Steering Committee, SPEC INT92 V1.1 Technical Manual, 1992.
Yeh, T.-Y., Patt, Y., Two-Level Adaptative Training Branch Prediction, Proc. of the 24th Annual International Symposium on Microarchitecture, 1991, pp. 51-61.
Publicado
04/08/1996
Como Citar
CHAVES FILHO, Eliseu Monteiro; SOUZA, Alberto Ferreira de; SANTOS, Anna Dolejsi; SANTOS, Rafael.
Uma Arquitetura Super Escalar com Múltiplos Fluxos de Instruções. In: INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING (SBAC-PAD), 8. , 1996, Recife.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
1996
.
p. 67-76.
DOI: https://doi.org/10.5753/sbac-pad.1996.19815.
