Análise Comparativa de Métodos de Coerência de Dados em Memórias Cache
Resumo
O uso de um sistema de memória compartilhada permite grande iteração entre os processadores de uma máquina MIMD e oferece um paradigma de programação bastante simples. No entanto, a implementação de sistemas de memória compartilhada eficientes apresenta diversos desafios, devido à alta largura de faixa e à baixa latência média requeridos. Uma solução economicamente viável é associar uma cache a cada processador, armazenando cópias dos dados mais usados nestas caches. Diversas técnicas têm sido estudadas e implementadas para que não ocorram problemas de coerência entre cópias de um mesmo dado guardadas em caches distintas. Uma técnica pouco explorada é a utilização de caches write-through com verificação de consistência para todas as escritas geradas pelos processadores. A impopularidade desta técnica se deve à alta largura de faixa requerida para a memória principal. Este trabalho mostra que, em algumas circunstâncias, o uso de caches write-through pode apresentar vantagens sobre o uso de caches copy back com protocolos de posse de blocos, apresentando desempenhos menos dependentes da codificação dos programas.
Referências
ALVES, Carlos E. R. - Estudo de Arquitetura de Memória para Máquinas MIMD Fortemente Acopladas - Dissertação de Mestrado. ITA-CTA, 1993
ARCHIBALD, James & BAER, Jean-Loup - An Economical Solution tv the Cache Coherence Problem - Proc. of th, Int. Symp. on Computer Architecture, pp 355-361, Jun, 1984.
ARCHIBALD, James & BAER, Jean-Loup - Cache. Coherence Protocols: Evaluation Using a Multiprocessor Simulation Model - ACM Trans. on Comp. Systems, Vol. 4, no. 4, pp 273-298, Nov. 1986.
BRIGGS. F. A. & DUBOIS, M. - Effectiveness of Private Caches in Multiprocessor Systems with Parallel-Pipelined Memories - VEEE Trans. on Comp., Vol C. 32, no. 1, pp 48-59, Jan. 1983.
CENSIER, L. M & FEAUTRIER. P. - A New Solution to Coherence Problems in Multicache Systems - IEEE Trans. On Comp., Vol C-27, no. 12, pp 1112-1118, Dec. 1978.
FRANK, S.J. - Tightly Coupled Multiprocessor System Speeds Memory Access Times - Electronics, Vol. 57, no. 1, pp 164-69, Jun. 1984.
GHARACHORLOO, K.; LENOSKI, D.; LAUDON, J.; GIBBONS, P.; GUPTA, A.; HENNESSY, J. - Memory Consistency an Event Ordering in Scalable Shared-Memory Multiprocessors - Technical Report CSL-TR-89-405, Computer Systems Laboratory, Stanford University, California, Mar. 1990.
LAMPORT, Leslie - How to Make a Multiprocessor Computer that Correctly Executes Multiprocess Programs - IEEE Trans. on Comp., Vol C. 28, no. 9, pp 690-691, Set. 1979.
PAPAMARCOS, M. & PATEL, J. - A Low Overhead Coherence Solution for Multiprocessors with Private Cache Memories - Proc. of 11th. Int. Symp. on Computer Architecture, pp 348-354, Jun. 1984.
ROSE, Luiz A. - Introduction to Parallel Numerical Algorythms Anais da II Jornada EPUSP/IEEE em Sistema de Computação de Alto Desempenho, Vol 3, Maio 1992.
SMITH, James E. & GOODMAN, Jumes R. - Instruction Cache Replacement Policies and Organizations - IEEE Trans. on Comp., Vol C-34, no. 3, pp 234-241, Mar. 1985.
SMITH, Alan Jay - Cache Memories - Computing Surveys, Vol.14. No. 8, pp 478-580, Set 1982.
TANG, C.K. - Cache System Design in the Tightly Coupled Multiprocessor System - Proc. AFIP Nat. Comput. Cont., Vol. 45, pp 749-753. 1976.
VERNON, Mary K.; LAZOWSKA, Edward D.; ZAHORJAN, John - An Accurate and Efficient Performance Analysis. Technique for Multiprocessor Snooping Cache-Consistency Protocols - Proc. 15th Int, Cont. on Parallel Processing, CS Press, Los Alamitos, Calif. pp 308-314, Jun. 1988.
YANG, Qing; BHUYAN, Laxmi N.; LIU, Bao-Chyn - Analysis and Comparison of Cache Coherence Protoculs for a Packer-Switched Multiprocessor - IEEE Trans. on Comp.. Vol. C-38.no, 8, pp 1143-1153, Ago. 1989
YEN, Wei C.; YEN, David W. L.; FU, King-Su - Data Coherence Problem in a Multicache System - IEEE Trans. on Comp., Vol C-34, no. 1. pp 56-65, Jun. 1985.
