Sistema de Memórias Multicache para uma Máquina Paralela MIMD Projeto MULTIPLUS

  • Ageu C. Pacheco Jr. UFRJ
  • Alexandre M. Meslin UFRJ

Resumo


Memórias cache são hoje dispositivos essenciais em arquiteturas modernas de computadores. Especialmente em sistemas multiprocessados, onde os meios de comunicação entre processadores e os módulos de memória estão sujeitos a sobrecargas excessivas de transferências, a especificação cuidadosa de um sistema distribuído de caches é de fundamental importância para o desempenho final da máquina. O presente trabalho consiste do estudo e análise de várias opções de projeto de sistemas multicache para imediata aplicação no projeto de um computador paralelo MIMD de alto desempenho do NCE/UFRJ denominado Projeto MULTIPLUS. Inicialmente é feita uma breve abordagem dos aspectos clássicos envolvidos em projetos de memória cache com especial ênfase à discussão do problema da manutenção da coerência da informação. Em seguida a arquitetura do sistema MULTIPLUS é apresentada. O restante do trabalho é então dedicado à análise e discussão das diversas alternativas possíveis dentro do contexto da arquitetura MULTIPLUS, justificando aquelas adotadas.

Referências

J. ARCHIBALD e outro, "An Economical Solution to the Cache Coherence Problem", ACM SIGARCH Computer Architecture News, vol. 12(3), pp. 355-362

J. S. AUDE e outros, "MULTIPLUS: Um Multiprocessador de Alto Desempenho", Anais do 10º Congresso da SBC, Vitória, pp. 93-105, jul/1990

AUSTEK MICROSYSTEMS, "A38152 MicrocacheTM for Intel 80386-based Microprocessor", External Reference Specification, jun/1987

"SPARC RISC USER'S GUIDE", Cypress Semiconductor Corporation, segunda edição, fev/1990

M. DUBOIS e outro, "Effects of Cache Coherence in Multiprocessors", IEEE Transactions on Computers, vol. C-31(11), pp. 1083-1099, nov/1982

S. J. EGGERS e outro, "The Effect of Sharing on the Cache and Bus Performance of Parallel Programs", ACM SIGARCH Computer Architecture News, vol. 17(2), pp. 257-270, abr/1989

J. R. GOODMAN, "Using Cache Memory to Reduce Processor-Memory Traffic", ACM Computer Architecture News, vol. 17(3), pp. 124-137, jun/1983

A. GOTTLIEB e outros, "The NYU Ultracomputer - Designing an MIMD Shared Memory Parallel Computer", IEEE Transactions on Computers, vol. C-32(2), pp. 175-189, fev/1983

J. L. HENNESSY e outro, "An Overview of the MIPS-X-MP Project", Computer Systems Laboratory, Stanford University - Stanford - CA 94305-2192, Technical Report No. 86-300, abr/1986

K. R. KAPLAN e outro, "Cache-based Computer Systems", IEEE Computer, vol. 6, pp. 30-36, mar/1973

F. F. LEE, "Study of 'Look-Aside' Memory", IEEE Transactions on Computers, vol. C18, pp. 1062-1064, nov/1969

J. S. LIPTAY, "Structural Aspects of the System/360 Model 85-II - The Cache", IBM System Journal, vol. 7(1), pp. 15-21, jul/1968

T. MANUEL, "How Sequent's New Model Outruns Most Mainframes", Electronics, Mai/1987

"MC88200 Cache/Memory Management Unit User's Manual", Motorola Inc., primeira edição, dez/1988

C. L. SEITZ, "The Cosmic Cube", Communications of the ACM, jan/1985, vol. 28(1), pp. 22-33

A. J. SMITH, "Cache Memories", ACM Computer Surveys, vol. 14(3), pp. 473-530, set/1982

J. E. SMITH e outro, "A Study of Cache Organization and Replacement Policies", ACM Computer Architecture News, vol. 17(3), pp. 132-137, jun/1983

A. J. SMITH, "Line (Block) Size Choice for CPU Cache Memories", IEEE Transactions on Computers, vol. C-36(9), pp. 1063-1075, set/1987

P. STENSTROM, "A Cache Consistency Protocol for Multiprocessors with Multistage Networks", ACM Computer Architecture News, vol 17(3), pp. 407-415, jun/1989

H. S. STONE, "High-Performance Computer Architecture", Addison-Wesley Publishing Company, 1987

C. K. TANG, "Cache System Design in the Tightly Coupled Multiprocessor System", AFIPS Conference Proceedings, National Computer Conference, NY, vol. 45, pp. 749-753, jun/1976

M. V. WILKES, "Slave Memories and Dynamic Storage Allocation", IEEE Transactions on Electronic Computers, vol. EC-14, pags. 270-271, abr/1965
Publicado
07/11/1990
PACHECO JR., Ageu C.; MESLIN, Alexandre M.. Sistema de Memórias Multicache para uma Máquina Paralela MIMD Projeto MULTIPLUS. In: INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING (SBAC-PAD), 3. , 1990, Rio de Janeiro/RJ. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 1990 . p. 179-193. DOI: https://doi.org/10.5753/sbac-pad.1990.23117.