O Subsistema de Memória de Massa do Multiprocessador MULTIPLUS
Resumo
Este artigo descreve a arquitetura de E/S de memoria de massa proposta para o MULTIPLUS, um multiprocessador científico de alto desempenho em desenvolvimento no NCE/UFRJ. Após caracterizar o gargalo de E/S, decorrente de um descompasso existente na evolução tecnológica de microprocessadores e dos dispositivos de memória de massa, e de identificar os parâmetros que determinam o desempenho de um subsistema de E/S, o artigo discute as vantagens e desvantagens de um subsistema de E/S concentrado ou distribuido. Finalmente, uma arquitetura distribuida, capaz de facilitar a exploração de paralelismo em aplicações científicas, é proposta para o subsistema de E/S do MULTIPLUS e a organização interna dos processadores de E/S é apresentada e justificada através de uma análise quantitativa.
Referências
WILSON, Ron. Designers Rescue Supercomputers from I/O Bottleneck. Computer Design, october 1, p.61-71, 1987.
SWAN, R. J. Cm* - A Modular, Multi-microprocessor. National Computer Conference, Montrale, New Jersey, AFIPS Press v.46 p. 637-663, 1987.
GOTTLIEB, Allan. The NYU Ultracomputer-Designing an MIMD Share Memory Parallel Computer. IEEE Transactions on Computers, vol. c-32, no.2, February, 1983.
PIEPER, John S. Parallel I/O Systems for Multicomputers. School of Computer Science, Carnegie Mellon University, Pittsburgh, CMU-CS-89-143, 1989.
CONNOR, Gary. Seial Data Races at Parallel Rates for the Best of Both Worlds. Eletronic Design, v.35, no.2, p.79-83, january 1987.
MOKHOFF, Nicolas. Five-chip Token-passing Set Operates LANS at 100 MBits/s. Eletronic Design, v.35. no.21, p.45-50, september 1987.
PATTERSON, D.A. A Case for Redundant Arrays of Inexpensive Disks (RAID). A.C.M. SIGMOD Conference, Chicago, IL, p.109-116, May, 1988.
PRADO, Cláudio Almeida. Projeto de um Subsistema de Memória de Massa Para Um Computador de Arquitetura Paralela. II-Simpósio Brasileiro de Arquitetura de Computadores, Águas de Lindóia, SP, pag 5.A.4.1-5.A.4.6, Setembro, 1988.
FIGUEIRA, Norival Ribeiro. Avaliação de Algoritmos Para Cache de Disco. Anais do XXIII-Congresso Nacional de Informatica, Rio de Janeiro, Setembro, 1990.
FIGUEIRA, Norival Ribeiro. Cache de Disco: Arquiteturas e Algoritmos. Anais do XXI-Congresso Nacioanal de Informática, Rio de Janeiro, vol.2, p.863-869, Agosto, 1988.
BBN Laboratories Incorporated. Butterffly (TM) Parallel Processor Overview. June, 1985.
PFISTER, G. F. The Architecture of the IBM Research Parallel Processor Prototype (RP3). Research Report, IBM T. J. Watson Research Laboratory, N.Y., June, 1985.
AUDE, J. S. MULTIPLUS: Um Multiprocessador de Alto Desempenho Anais do X-Congresso da Sociedade Brasileira de Computação, Vitória, E.S., p.93-105, Julho, 1990.
