Análise do Desempenho de Redes de Interconexão para Máquinas Paralelas

• Gerson Bronstein UFRJ
• Adriano Joaquim de Oliveira Cruz UFRJ
• Otto Carlos Muniz Bandeira Duarte INRIA / UFRJ

DOI: https://doi.org/10.5753/sbac-pad.1990.23128

Resumo

O desempenho de sistemas de processamento paralelo com dezenas, ou até centenas de processadores depende do mecanismo de comunicação entre processadores utilizado. As redes de interconexão surgem como uma solução atraente, pois apresentam custo e desempenho satisfatórios quando comparadas a outras soluções. Este trabalho apresenta os resultados obtidos, através de simulação, para o desempenho de diversas estruturas de elementos comutadores (chaves) utilizados na construção de redes de interconexão. Estes resultados são discutidos e analisados e servirão para a definição da estrutura de chave a ser utilizada no MULTIPLUS , uma máquina paralela de alto desempenho que está sendo desenvolvida no Núcleo de Computação Eletrônica (NCE) da UFRJ.

Referências

Almasi, G. S. e Gottlieb, A., Highly Parallel Computing, Benjamin/Cummings Publishing, 1989.

Aude, J. S. et al., "MULTIPLUS: Um multimicroprocessador de alto desempenho", Anais do X Congresso da SBC, Vitória, Jul. 1990.

Cruz, A. J. O. e Bronstein, G., "Um estudo sobre redes de interconexão e a sua utilização no projeto MULTIPLUS", Relatório Técnico NCE-12/90, NCE/UFRJ, Abr. 1990.

Dias, D. M. e Jump, J. R., "Packet switching interconnection networks for modular systems", IEEE Computer, vol. 14, no. 12, Dez. 1981.

Faller, N. e Salenbauch, P., "Plurix: A multiprocessing Unix-like operating system", Proceedings of the 2nd Workshop on Workstations Operating Systems, Pacific Grove, CA, Set. 1986.

Feng, T. Y., "A survey of interconnection networks", IEEE Computer, vol. 14, no. 12, Dez. 1981.

Hwang, K. e Briggs, F. A., Computer Architecture and Parallel Processing, McGraw-Hill, 1985.

Menascé, D. A. e Barroso, L. A., "A methodology for performance evaluation of parallel aplications on multiprocessors", -.

Tamir, Y. e Frazier, G. L., "High-performance multi-queue buffers for VLSI communication switches", ACM Computer Architecture News, vol. 16, no. 2, Mai. 1988.

Siegel, H. J., "Interconnection networks for SIMD machines", IEEE Computer, vol. 12, no. 6, Jun. 1979.

Siegel, H. J. e McMillen, R. J., "The multistage cube: a versatile interconnection network", IEEE Computer, vol. 14, no. 12, Dez. 1981.

Siegel, H. J. et al., "Using the multistage cube network topology in parallel supercomputers", Proceedings of the IEEE, vol. 77, no. 12, Dez. 1989.

-, The SPARC Architecture Manual, Sun Microsystems Inc., Out. 1987.

Yoo n, H. et al., "Performance analysis of multibuffered packet-switching networks in multiprocessor systems", IEEE Trans. Comput., vol. 39, no. 3, Mar. 1990.