Avaliação de Desempenho, Área e Energia de Caches com Controle de Poluição

  • Richard R. de Souza UFPR
  • Giancarlo C. Heck UFPR
  • Renato Carmo UFPR
  • Roberto A. Hexsel UFPR

Resumo


Este artigo compara o desempenho, a área e o dispêndio de energia de quatro projetos do primeiro nível da hierarquia de memória para sistemas embarcados. Os quatro projetos são: (i) cache primária com mapeamento direto (MD); (ii) cache primária com associatividade binária; (iii) cache primária com MD associada a uma cache com controle de poluição; e (iv) cache primária com MD associada a uma cache de vítimas e controle de poluição. Os projetos foram simulados com os programas da suíte CommBench, e para estes programas, caches com 4-8 Kbytes e os projetos (iii) e (iv) tem bom desempenho; os sistemas com o projeto (iv) tem a melhor relação desempenho/área e energia.

Referências

T. Austin, E. Larson, and D. Ernst. SimpleScalar: An infrastructure for computer system modeling. Computer, 35(2):59–67, 2002.

D Burger and T M Austin. The SimpleScalar tool set, version 2.0. Technical report, University of Wisconsin-Madison and SimpleScalar LLC, 1997.

G. C. Heck and R. A. Hexsel. The performance of pollution control victim cache for embedded systems. SBCCI’08: 21st Symp on Integrated Circuits and System Design, págs 46–51, 2008.

N. P. Jouppi. Improving direct-mapped cache performance by the addition of a small fully-associative cache and prefetch buffers. ISCA’90: 17th Intl Symp on Computer Architecture, págs 364–373, 1990.

D. Kroft. Lockup-free instruction fetch/prefetch cache organization. ISCA’81: 8th Annual Symp on Computer Architecture, págs 81–87, 1981.

P. Shivakumar and N. P. Jouppi. CACTI 3.0: An integrated cache timing, power, and area model. Technical Report 2001/2, DEC-WRL, 2001.

SimpleScalar LLC, março 2007. http://www.simplescalar.com/.

S. J. Walsh and J. A. Board. Pollution control caching. ICCD’95: Intl Conf on Computer Design, page 300, 1995.

S. J. E.Wilton and N. P. Jouppi. CACTI: An enhanced cache access and cycle time model. IEEE Journal of Solid-State Circuits, 31(5):677–688, 1996.

T. Wolf and M. A. Franklin. CommBench – a telecommunications benchmark for network processors. ISPASS’00: IEEE Intl Symp on Performance Analysis of Systems and Software, págs 154–162, 2000.
Publicado
28/10/2009
SOUZA, Richard R. de; HECK, Giancarlo C.; CARMO, Renato; HEXSEL, Roberto A.. Avaliação de Desempenho, Área e Energia de Caches com Controle de Poluição. In: SIMPÓSIO EM SISTEMAS COMPUTACIONAIS DE ALTO DESEMPENHO (SSCAD), 10. , 2009, São Paulo. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 2009 . p. 111-118. DOI: https://doi.org/10.5753/wscad.2009.17399.