Estimativa de Consumo de Energia em Nível de Instrução para Processadores Modelados em ArchC
Resumo
A constante redução do tamanho e o conseqüente aumento do número de transistores em um mesmo chip faz com que a potência dissipada pelos circuitos digitais aumente exponencialmente. Esse fato, combinado com a crescente demanda por dispositivos portáteis, têm levado à uma crescente preocupação quanto ao consumo de energia. Quanto mais potência é dissipada mais calor é gerado e mais energia é gasta com o seu resfriamento. Como resultado, projetistas estão considerando cada vez mais o impacto do consumo em suas decisões. Atualmente, Linguagens de Descrição de Arquiteturas (ADLs) têm sido utilizadas para projetar novos processadores. Essas linguagens descrevem o comportamento da arquitetura para cada ação ou instrução. ADLs, além de diminuirem o tempo de projeto, são úteis para descobrir problemas arquiteturais em um nível mais elevado. Nesse trabalho, foi desenvolvida uma ferramenta de estimativa de consumo de energia em nível de instrução utilizando-se como base a ADL ArchC e, como estudo de caso, um processador (ISA) SPARCv8. Como resultado do uso da ferramenta desenvolvida, uma simulação de um programa com estimativa de consumo de energia pode ser realizada 100 vezes mais rápida, na média, em relação ao fluxo tradicional.Referências
M. G. Corporation. ModelSim SE 6.1b Quick Reference Guide, 2005.
J. Frenkil. Tools and methodologies for low power design. In DAC ’97: Proceedings of the 34th annual conference on Design automation, pages 76–81, New York, NY, USA, 1997. ACM Press.
Gaisler. http://www.gaisler.com/, 2007.
B. Klass, D. E. Thomas, H. Smith, and D. F. Nagle. Modeling inter-instruction energy effects in a digital signal processor, 1998.
S. Lee, A. Ermedahl, and S. L. Min. An accurate instructionlevel energy consumption model for embedded risc processors. SIGPLAN Not., 36(8):1–10, 2001.
S. Nikolidis and T. Laopoulos. Instruction-level power consumption estimation on embedded processors for low-power applications, 1999.
S. Rigo, G. Araujo, M. Bartholomeu, and R. Azevedo. Archc: A systemc-based architecture description language. In SBAC-PAD ’04: Proceedings of the 16th Symposium on Computer Architecture and High Performance Computing (SBAC-PAD’04), pages 66–73, Washington, DC, USA, 2004. IEEE Computer Society.
J. Russell and M. Jacome. Software power estimation and optimization for high performance, 32-bit embedded processors. In ICCD ’98: Proceedings of the International Conference on Computer Design, page 328, Washington, DC, USA, 1998. IEEE Computer Society.
V. Tiwari, S. Malik, and A.Wolfe. Power analysis of embedded software: a first step towards software power minimization. IEEE Trans. Very Large Scale Integr. Syst., 2(4):437–445, 1994.
V. Tiwari, S. Malik, A.Wolfe, and M. T.-C. Lee. Instruction level power analysis and optimization of software. J. VLSI Signal Process. Syst., 13(2-3):223–238, 1996.
S. V8. http://www.sparc.org/standards/V8.pdf, 2005.
J. Frenkil. Tools and methodologies for low power design. In DAC ’97: Proceedings of the 34th annual conference on Design automation, pages 76–81, New York, NY, USA, 1997. ACM Press.
Gaisler. http://www.gaisler.com/, 2007.
B. Klass, D. E. Thomas, H. Smith, and D. F. Nagle. Modeling inter-instruction energy effects in a digital signal processor, 1998.
S. Lee, A. Ermedahl, and S. L. Min. An accurate instructionlevel energy consumption model for embedded risc processors. SIGPLAN Not., 36(8):1–10, 2001.
S. Nikolidis and T. Laopoulos. Instruction-level power consumption estimation on embedded processors for low-power applications, 1999.
S. Rigo, G. Araujo, M. Bartholomeu, and R. Azevedo. Archc: A systemc-based architecture description language. In SBAC-PAD ’04: Proceedings of the 16th Symposium on Computer Architecture and High Performance Computing (SBAC-PAD’04), pages 66–73, Washington, DC, USA, 2004. IEEE Computer Society.
J. Russell and M. Jacome. Software power estimation and optimization for high performance, 32-bit embedded processors. In ICCD ’98: Proceedings of the International Conference on Computer Design, page 328, Washington, DC, USA, 1998. IEEE Computer Society.
V. Tiwari, S. Malik, and A.Wolfe. Power analysis of embedded software: a first step towards software power minimization. IEEE Trans. Very Large Scale Integr. Syst., 2(4):437–445, 1994.
V. Tiwari, S. Malik, A.Wolfe, and M. T.-C. Lee. Instruction level power analysis and optimization of software. J. VLSI Signal Process. Syst., 13(2-3):223–238, 1996.
S. V8. http://www.sparc.org/standards/V8.pdf, 2005.
Publicado
28/10/2009
Como Citar
MA, Josué Tzan Hsin; AZEVEDO, Rodolfo.
Estimativa de Consumo de Energia em Nível de Instrução para Processadores Modelados em ArchC. In: SIMPÓSIO EM SISTEMAS COMPUTACIONAIS DE ALTO DESEMPENHO (SSCAD), 10. , 2009, São Paulo.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
2009
.
p. 119-126.
DOI: https://doi.org/10.5753/wscad.2009.17400.
