Análise de Desempenho de Topologias para Redes em Chip

  • Nelson A. Gonçalves Junior UEM
  • Ronaldo A. L. Gonçalves UEM
  • João Angelo Martini UEM

Resumo


Os avanços nos processos de fabricação de chips têm permitido um constante aumento na quantidade de transistores integrados em uma mesma pastilha de silício, possibilitando a associação de todos os componentes de um computador em um único chip. São os chamados Sistemas em Chip (SoCs – Systems on Chip), cuja complexidade vem aumentando frequentemente com a integração de diversos componentes e exigindo formas eficientes de realizar a comunicação entre esses componentes. Uma abordagem muito discutida atualmente para garantir essa comunicação é a utilização de redes em chip (NoCs – Networks on Chip), que mantêm chaves roteadoras para direcionar os pacotes de dados para seus respectivos destinos e são interligadas de acordo com determinada topologia. Nesse contexto, o presente trabalho busca investigar tais redes, analisando e comparando o desempenho de NoCs com topologias diferentes, para mostrar o impacto que a topologia pode ter no desempenho final de uma rede intra-chip.

Referências

G. E. Moore, “Cramming More Components onto Integrated Circuits”. Proceedings of the IEEE, v. 86, n. 1, p. 82-84, jan. 1998.

K. Mori, Y. Yamada, e S. Takizawa, “System on Chip Age”. Proceedings of the 1st International Symposium on VLSI Technology, Systems and Applications. Taipei, Taiwan, 1993. p. k15-k20.

P. Guerrier, e A. Greiner. “A Generic Architecture for on-Chip Packet-Switched Interconnections”. Proceedings of Conference on Design, Automation and Test in Europe. Paris, França, 2000. p. 250-256.

C. A. Zeferino. Redes em-Chip: Arquiteturas e Modelos para Avaliação de Área e Desempenho. 2003. 242 p. Dissertação (Doutorado em Ciência da Computação) – Universidade Federal do Rio Grande do Sul, Porto Alegre, 2003.

Y. R. Sum, S. Kumar, e A. Jantsch. “Simulation and Evaluation for a Network on Chip”. Proceedings of NORCHIP Conference. Copenhagen, Dinamarca, 2002. p. 7-12.

W. J. Dally, e B. Towles. Principles and Practices of Interconnection Networks. São Francisco, EUA: Morgan Kaufmann, 2003. 550 p.

W. J. Dally, e B. Towles. Route Packets, Not Wires: On-Chip Interconnection Networks. Proceedings of Design Automation Conference. Las Vegas, EUA, 2001. p. 684-689.

L. Benini, e G. De Micheli. “Networks on Chip: A New SoC Paradigm”. Computer, v. 35, n. 1, p. 70-78, jan. 2002.

G. De Michele e L. Benini. Networks On Chips, São Francisco, EUA: Morgan Kaufmann, 2008. 395 p.

F. Karin, A. Nguyen, e S. Dey. “An Interconnect Architecture for Networking Systems on Chip”. IEEE Micro, v. 22, n. 5, p. 36-45, set./out. 2002.

C. A. Zeferino, e A. A. Susin. SoCIN: A Parametric and Scalable Network-on-Chip. Proceedings of 16th Symposium on Integrated Circuits and Systems Desing. São Paulo, 2003. p. 169-174.

F. G. Moraes et al. HERMES: An Infrastructure for Low Area Overhead Packet-Switching Networks On Chip. Porto Alegre: PUCRS, 2003. 26 p. (Technical Report Series 034).

M. P. Véstias, e H. C. Neto. “A Generic Networkon-Chip Architecture for Reconfigurable Systems: Implementation and Evaluation”. Proceedings of the 16th International Conference on Field Programmable Logic and Applications. Madrid, Espanha, 2006. p. 1-4.

A. R. Tripathi e G. J. Lipovski. “Switching in Banyan Networks”. Proceedings of the 6th International Symposium in Computer Architecture, 1979. p. 160-167.

W. J. Dally e C. L. Seitz. “Deadlock-Free Message Routing in Multiprocessor Interconnection Networks”. IEEE Transactions on Computers, v. 36, n. 5, p. 547-553, maio 1987.

L. S. Peh e W. J. Dally. “Flit-Reservation Flow Control”. Proceedings of the 6th International Symposium on High-Performance Computer Architecture. Toulouse, França, 2000. p. 73-84.

M. Niswar e A. H. Thamrin. “Rate-based Congestion Control Mechanism for Multicast Communication”. Proceedgins of the 4th International Conference on Telecommunications and Informatics. Praga, República Checa, 2005. artigo nº 14.

S. Yan, G. Min e I. Awan, “Performance Analysis of Credit-Based Flow Control in InfiniBand Interconnection Networks. Journal of Interconnection Networks, v. 7, n. 4, p.535-548, 2008.

L. Ost et al. “MAIA – A Framework for Networks on Chip Generation and Verification”. Proceedings of the 2005 Asia and South Pacific Design Automation Conference, jan. 2007, p. 49-52.
Publicado
28/10/2009
GONÇALVES JUNIOR, Nelson A.; GONÇALVES, Ronaldo A. L.; MARTINI, João Angelo. Análise de Desempenho de Topologias para Redes em Chip. In: SIMPÓSIO EM SISTEMAS COMPUTACIONAIS DE ALTO DESEMPENHO (SSCAD), 10. , 2009, São Paulo. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 2009 . p. 127-134. DOI: https://doi.org/10.5753/wscad.2009.17401.