FlowPGA: DataFlow de Aplicações em FPGA

• Leandro A. J. Marzulo UFRJ
• Fabio H. Flesch UFRJ
• Alexandre S. Nery UFRJ
• Felipe M. G. França UFRJ
• Edil S. T. Fernandes UFRJ

DOI: https://doi.org/10.5753/wscad.2008.17668

Resumo

A arquitetura WaveScalar é a primeira arquitetura dataflow a apresentar uma interface de memória que mantém a semântica de acessos requerida pelas linguagens imperativas. Um protótipo da arquitetura, em desenvolvimento, permitiria passar de experimentação por simulação para um cenário mais real, com o processador desenvolvido em FPGA. No entanto, este protótipo não é acessível (financeiramente) para qualquer instituição que também queira produzí-lo. Neste trabalho é apresentada a FlowPGA, uma versão reduzida desta arquitetura para ser utilizada com FPGAs com pequeno número de células lógicas. Uma FPGA com 1,5 milhões de gates foi utilizada para implementação. A corretude da implementação foi avaliada com a execução de um programa de multiplicação entre dois números positivos usando sucessivas somas. Os resultados mostram que a arquitetura FlowPGA tem desempenho equivalente ao WaveScalar. Ainda, para avaliar a versatilidade do projeto, a FlowPGA foi modificada para utilizar um sistema de numeração RNS, com esforço de implementação de aproximadamente 20 horas.

Referências

Arvind, K. Asanovic, D. Chiou, J. C. Hoe, C. Kozyrakis, S.-L. Lu, M. Oskin, D. Patterson, J. Rabaey, and J. Wawrzynek. Ramp: Research accelerator for multiple processors - a community vision for a shared experimental parallel hw/sw platform. Technical Report UCB/CSD-05-1412, EECS Department, University of California, Berkeley, Sep 2005.

B. A. Computers. Quarterly technical report no. 3 april l & july 15. 1984 development of a butterfly multiprocessor test bed: The butterfly switch. Technical report, BBN Advanced Computers, Cambridge, Massachusetts, 1985.

R. Desikan, D. C. Burger, S. W. Keckler, and T. Austin. Sim-alpha: A validated, execution-driven alpha 21264 simulator. Technical Report TR-01-23, UT-Austin Computer Sciences, 2001.

I. Koren. Computer arithmetic algorithms. Prentice-Hall, Inc., Upper Saddle River, NJ, USA, 1993.

R. Nagarajan, K. Sankaralingam, D. Burger, and S. Keckler. A design space evaluation of grid processor architectures. In Microarchitecture, 2001. MICRO-34. Proceedings. 34th ACM/IEEE International Symposium on, pages 40–51, 1-5 Dec. 2001.

A. Putnam, S. Swanson, K. Michelson, M. Mercaldi, A. Petersen, A. Schwerin, M. Oskin, and S. J. Eggers. The microarchitecture of apipelined wavescalar processor: An rtl-based study. Technical Report TR-2005-11-02, Computer Science and Engineering, University of Washington, Nov 2005.

RG. Handel-C Language Reference Manual. Celoxica Limited, http://babbage.cs.qc.edu/courses/cs345/Manuals/HandelC.pdf, 2005.

K. Sankaralingam, R. Nagarajan, H. Liu, C. Kim, J. Huh, D. Burger, S. W. Keckler, and C. R. Moore. Exploiting ilp, tlp, and dlp with the polymorphous trips architecture. SIGARCH Comput. Archit. News, 31(2):422–433, 2003.

J. Silc, B. Robic, and T. Ungerer. Asynchrony in parallel computing: From dataflow to multithreading. Technical report, 1997.

S. Swanson. The WaveScalar Architecture. PhD thesis, University of Washington, 2006.

S. Swanson, K. Michelson, A. Schwerin, and M. Oskin. Wavescalar. In Microarchitecture, 2003. MICRO-36. Proceedings. 36th Annual IEEE/ACM International Symposium on, pages 291–302, 2003.

S. Swanson, A. Putnam, M. Mercaldi, K. Michelson, A. Petersen, A. Schwerin, M. Oskin, and S. Eggers. Area-performance trade-offs in tiled dataflow architectures. In Computer Architecture, 2006. 33rd International Symposium on, pages 314–326, 17-21 June 2006.

N. S. Szabó and R. I. Tanaka. Residue arithmetic and its applications to computer technology. McGraw-Hill series in information processing and computers. 1967.

E. Waingold, M. Taylor, D. Srikrishna, V. Sarkar, W. Lee, V. Lee, J. Kim, M. Frank, P. Finch, R. Barua, J. Babb, S. Amarasinghe, and A. Agarwal. Baring it all to software: Raw machines. Computer, 30(9):86–93, Sept. 1997.