HRA-MPSoC: Arquitetura Hierarquicamente Reconfigurável de Sistemas Multiprocessados em Chip

• Alexandre Marques Amaral PUC Minas
• Carlos Augusto Paiva da Silva Martins PUC Minas

DOI: https://doi.org/10.5753/wscad.2007.18762

Resumo

Nos últimos anos, os sistemas computacionais embutidos (SCE) têm evoluído bastante. Além disso, a diversidade de requisitos das aplicações estimula o projeto e desenvolvimento de uma grande variedade de SCEs. Entretanto, os SCEs convencionais normalmente não suportam adequação, considerando as mudanças dinâmicas da carga de trabalho e ou dos requisitos. O objetivo deste artigo é apresentar uma arquitetura hierarquicamente reconfigurável de sistemas multiprocessados em chip (HRA-MPSoC). A HRAMPSoC é reconfigurável, em suas diferentes camadas, para adequar a arquitetura e ou a implementação dos SCEs às variações dos requisitos e da carga de trabalho da aplicação. Resultados de desempenho, flexibilidade e escalabilidade verificam as vantagens da HRA-MPSoC no projeto de SoCs e MPSoCs, caracterizando-a como a principal contribuição.

Referências

W. Wolf, “Embedded Computer Architectures in the MPSoC Age”, 32th International Symposium on Computer Architecture, IEEE Computer Society, Madison, 2005.

J. Becker, “Configurable Systems-on-Chip (CSoC)”. 15th Symposium on integrated Circuits and Systems Design (SBCCI). IEEE C.S., Washington, DC, 2002, pp. 379.

W. Wolf, “Multimedia applications of systems-on-chips”, Conference on Design, Automation and Test in Europe - Designers’ Forum, ACM Press, 2005, pp. 86-89.

T. Austin et al, “Mobile Supercomputers”, IEEE Computer, 37(5), IEEE Computer Society, 2004, pp. 81-83.

G.J.M. Smit et. al, “The Chameleon Architecture for Streaming DSP Applications”, EURASIP Journal on Embedded Systems, 2007, pp. 1-10.

M.B. Taylor et al, “The Raw Microprocessor: A Computational Fabric for Software Circuits and General- Purpose Programs”, IEEE Micro 22, 2, 2002, pp. 25-35.

A. Herkersdorf, W. Stechele. “AutoVision: flexible processor architecture for video-assisted driving”, Conference on Design, Automation and Test in Europe, European Design and Automation Association, Belgium, 2006, pp. 556-556.

J.-Y. Mignolet et al, “Enabling hardware-software multitasking on a reconfigurable computing platform for networked portable multimedia appliances”, Int. Conf. on Engineering of Reconfigurable Systems and Algorithms (ERSA), USA, 2002, pp. 25-27.

A.M. Amaral, M.O.S. Souza, C.A.P.S. Martins, “HRACS: Hierarchical Reconfigurable Architecture for Computer Systems” (Relatório Técnico), PUC Minas, Belo Horizonte, 2007.

W. Wolf, Computers as Components: Principles of Embedded Computing System Design, M. Kaufman, San Francisco, 2000.

A.M. Amaral, “R2NPC (Reconfigurable RISC Network Processor Core): Projeto e Implementação do Núcleo do Processador de Rede R2NP” (Monografia), Departamento de Engenharia Eletrônica, PUC Minas, Belo Horizonte, 2006.

A.M. Amaral, C.A.P.S. Martins, “IPPC: Intellectual Property Processor Component applied in Embedded Computer Systems”, VII Student Forum on Microelectronics, SBC, Rio de Janeiro, 2007.

A.M. Amaral, M.B. Carvalho, C.A.P.S. Martins, “Arquitetura Paralela e Parametrizada para Convolução de Imagens”, VII Workshop de Sistemas Computacionais de Alto Desempenho, SBC, Ouro Preto, 2006, pp. 195-198.

A.M. Amaral, C.A.P.S. Martins, “Image Convolution Circuit: Parallel and Parameterized Architecture and FPGA Implementation”, V Student Forum on Microelectronics, SBC, Florianópolis, 2005.

H.C. Freitas, M.B. Carvalho, A.M. Amaral et al, “Reconfigurable Crossbar Switch Architecture for Network Processors”, IEEE International Symposium on Circuits and Systems (ISCAS), IEEE CAS Society, Kos, 2006. pp. 42-45.

C.T. Huitzil, M. A. Estrada, “Real-time Image Processing with a Compact FPGA-based Systolic Architecture”, Journal of Real-time Imaging, Elsevier, 2004, pp. 177-187.