Projeto de um Processador de Rede Intra-Chip para Controle de Comunicação entre Múltiplos Cores
Resumo
O projeto de processadores com arquiteturas multicore é a atual alternativa para o aumento de desempenho demandado pelo grande volume de processamento de informação. Estes projetos levam à necessidade da definição de mecanismos eficientes de comunicação entre os núcleos do chip. Neste artigo é apresentado o projeto de um processador de rede intra-chip responsável por gerenciar e controlar a comunicação entre os múltiplos núcleos do chip. Para análise do desempenho do processador de rede foi utilizada a linguagem ArchC, que permitiu a simulação do comportamento da arquitetura com precisão de ciclos. Na conclusão verificou-se, através dos experimentos, que a nova arquitetura apresenta um ganho de desempenho relação aos processadores R2NP e IXP1200, devido à organização interna e do controle dos periféricos responsáveis por estabelecer a comunicação.Referências
A. Ghosh, et al., System modeling with SystemC, International Conference on ASIC, pp.18-20, 2001
C. A. Zeferino, et al., ParIS: A Parameterizable Interconnected Switch of Networks-on-Chip, Symposium on Integrated Circuits and Systems Design, 2004
Comer, D. E., Network Systems Design Using Network Processors, Prentice Hall, 2003
D. Kim, et al., A Reconfigurable Crossbar Switch with Adaptive Bandwidth Control for Networks-on-Chip, IEEE International Symposium on Circuits and Systems, pp. 2369-2372, 2005
G. Dal Pizzol, et al., Branch prediction topologies for SMT architectures, International Symposium on Computer Architecture and High Performance Processing (SBAC-PAD), pp.118-125, October 2005
G. Lawton, Will Network Processor Units Live up to Their Promise?, IEEE Computer, Volume 37, Number 4, pp.13-15, April, 2004
H. C. Freitas, C. A. P. S. Martins, R2NP: Processador de Rede RISC Reconfigurável, III Workshop em Sistemas Computacionais de Alto Desempenho, Vitória ES, Brasil, pp. 60-67, 2002
H. C. Freitas, et al., RCS-2: Projeto de uma Chave Crossbar Reconfigurável, VI Workshop em Sistemas Computacionais de Alto Desempenho, Rio de Janeiro RJ, Brasil, 2005
H. C. Freitas, et al., Reconfigurable Crossbar Switch Architecture for Network Processors, IEEE International Symposium on Circuits and Systems, pp.4042-4045, May 2006
Hennessy, J. L., D. A. Patterson, Arquitetura de Computadores Uma Abordagem Quantitativa, Editora Campus, 3a edição, 2003
Intel, IA-32 Intel Architecture Software Developer's Manual, Volume 1: Basic Architecture, March 2006
Intel, IXP1200 Network Processor Family, Hardware Reference Manual, December, 2001
K. Olukotun, et al., The Case for a Single-Chip Multiprocessor, 7th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pp.2-11, 1996
L. Benini, G. D. Micheli, Network-on-chip architectures and design methods, IEE Proceedings Computers & Digital Techniques, Vol. 152, Issue 2, pp.261-272, 2005
L. Spracklen, S.G. Abraham, Chip Multithreading: Opportunities and Challenges, International Symposium on High-Performance Computer Architecture (HPCA), pp.248-252, February 2005
R. Kumar, V. Zyuban, D.M. Tullsen, Interconnections in Multi-core Architectures: Understanding Mechanisms, Overheads and Scaling, 32nd International Symposium on Computer Architecture, pp.408-419, June 2005
S. Chaudhry, et al., High-performance throughput computing, IEEE MICRO, Vol. 25, Issue 3, pp.32-45, May-June 2005
S. Rigo, et al., ArchC: A SystemC-Based Architecture Description Language, International Symposium on Computer Architecture and High Performance Processing, pp.66-73, October 2004
T. A. Bartic, et al., Topology adaptive network-on-chip design and implementation, IEE Proc. Comput. Digit. Tech., Vol. 152, No. 4, July 2005
T. Ungerer, et al., A Survey of Processors with Explicit Multithreading, ACM Computing Surveys, Volume 35, Issue 1, pp.29-63, March 2003
C. A. Zeferino, et al., ParIS: A Parameterizable Interconnected Switch of Networks-on-Chip, Symposium on Integrated Circuits and Systems Design, 2004
Comer, D. E., Network Systems Design Using Network Processors, Prentice Hall, 2003
D. Kim, et al., A Reconfigurable Crossbar Switch with Adaptive Bandwidth Control for Networks-on-Chip, IEEE International Symposium on Circuits and Systems, pp. 2369-2372, 2005
G. Dal Pizzol, et al., Branch prediction topologies for SMT architectures, International Symposium on Computer Architecture and High Performance Processing (SBAC-PAD), pp.118-125, October 2005
G. Lawton, Will Network Processor Units Live up to Their Promise?, IEEE Computer, Volume 37, Number 4, pp.13-15, April, 2004
H. C. Freitas, C. A. P. S. Martins, R2NP: Processador de Rede RISC Reconfigurável, III Workshop em Sistemas Computacionais de Alto Desempenho, Vitória ES, Brasil, pp. 60-67, 2002
H. C. Freitas, et al., RCS-2: Projeto de uma Chave Crossbar Reconfigurável, VI Workshop em Sistemas Computacionais de Alto Desempenho, Rio de Janeiro RJ, Brasil, 2005
H. C. Freitas, et al., Reconfigurable Crossbar Switch Architecture for Network Processors, IEEE International Symposium on Circuits and Systems, pp.4042-4045, May 2006
Hennessy, J. L., D. A. Patterson, Arquitetura de Computadores Uma Abordagem Quantitativa, Editora Campus, 3a edição, 2003
Intel, IA-32 Intel Architecture Software Developer's Manual, Volume 1: Basic Architecture, March 2006
Intel, IXP1200 Network Processor Family, Hardware Reference Manual, December, 2001
K. Olukotun, et al., The Case for a Single-Chip Multiprocessor, 7th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pp.2-11, 1996
L. Benini, G. D. Micheli, Network-on-chip architectures and design methods, IEE Proceedings Computers & Digital Techniques, Vol. 152, Issue 2, pp.261-272, 2005
L. Spracklen, S.G. Abraham, Chip Multithreading: Opportunities and Challenges, International Symposium on High-Performance Computer Architecture (HPCA), pp.248-252, February 2005
R. Kumar, V. Zyuban, D.M. Tullsen, Interconnections in Multi-core Architectures: Understanding Mechanisms, Overheads and Scaling, 32nd International Symposium on Computer Architecture, pp.408-419, June 2005
S. Chaudhry, et al., High-performance throughput computing, IEEE MICRO, Vol. 25, Issue 3, pp.32-45, May-June 2005
S. Rigo, et al., ArchC: A SystemC-Based Architecture Description Language, International Symposium on Computer Architecture and High Performance Processing, pp.66-73, October 2004
T. A. Bartic, et al., Topology adaptive network-on-chip design and implementation, IEE Proc. Comput. Digit. Tech., Vol. 152, No. 4, July 2005
T. Ungerer, et al., A Survey of Processors with Explicit Multithreading, ACM Computing Surveys, Volume 35, Issue 1, pp.29-63, March 2003
Publicado
17/10/2006
Como Citar
FREITAS, Henrique C.; WAGNER, Flávio R.; NAVAUX, Philippe O. A.; MARTINS, Carlos Augusto P. S..
Projeto de um Processador de Rede Intra-Chip para Controle de Comunicação entre Múltiplos Cores. In: SIMPÓSIO EM SISTEMAS COMPUTACIONAIS DE ALTO DESEMPENHO (SSCAD), 7. , 2006, Ouro Preto.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
2006
.
p. 1-8.
DOI: https://doi.org/10.5753/wscad.2006.18940.
