Escalonamento adaptativo ao uso da hierarquia de memória para máquinas multiprocessadas
Resumo
A evolução da tecnologia empregada na fabricação das memórias é mais lenta do que as empregadas aos processadores. O acesso intensivo à hierarquia de memória neste tipo de máquina, provoca a queda do desempenho das aplicações. A monitoração das transações no barramento de memória permitiu estabelecer uma relação entre a taxa de acesso a este barramento e ao desempenho das aplicações. Esta monitoração foi feita através dos contadores de desempenho em hardware. Graças a esta relação tomou-se possível estimar o speed-up de uma aplicação durante a execução. Neste contexto, o projeto DRAC (aDaptive contRol system with hArdware performance Counters) propõe um sistema de controle adaptável que visa maximizar a utilização dos recursos baseado no relacionamento entre o uso da memória e o desempenho das aplicações. A estratégia de escalonamento de DRAC busca evitar a saturação no barramento de memória, permitindo o aumento de desempenho. Este artigo descreve o protótipo do sistema DRAC através de um estudo do relacionamento entre a utilização da hierarquia de memória e o speed-up em máquinas quadri-processadas.
Referências
F. Cappello, O. Richard, and D. Etiemble. lnvestigating the performance of two programming models for clusters of smp pcs. In Proc. of the 6th Int. Symposium on High Performance Computer Architecture Conference, Toulouse, France, pages 349-359, January 2000.
L. DeRose. The hardware performance monitor toolkit., August 2001.
P. Dinda, T. Gross. R. Karrer, B. Lowekamp, N. Miller. P. Steenkiste, and D. Sutherland. The architecture of the remos system. In Proc. 10th IEEE Symp. on High Performance Distributed Computing., 2001.
M. K. Gardner, W. Feng, M. Broxton, A. Engelhart, and G. Hurwitz. Magnet: A tool for debugging, analysis and adaptation in computing systems. In Proc. of the 3rd IEEE International International Symposium on Cluster Computing and the Grid (CCGrid 2003)-Tokyo Japan, pages 12-15, May 2003.
Intel Corporation. http://www.intel.com/, 2002.
R. Jin and G. Agrawal. Performance prediction for random write reductions: a case study in modeling shared memory programs. In Proc. of the 2002 ACM SIGMETRICS int. conf. on Measurement and modeling of computer systems, New York, USA, pages 117-128, 2002.
K. London, J. Dongarra, S. Moore, P. Mucci, K. Seymour. and T. Spencer. End-user tools for application performance analysis, using hardware counters. International Conference on Parallel and Distributed Computing Systems. August 2001.
B. P. Miller, M. D. Callaghan, J. M. Cargille, J. K. Hollingsworth, R. B. Irvin, K. L. Karavanic, K. Kunchithapadam, and T. Newhall. The paradyn parallel performance measurement tool. In IEEE Computer., volume 28, pages 37-46, 1995.
D. S. Nikolopoulos and C. D. Polychronopoulos. Adaptive scheduling under memory pressure on multiprogrammed clusters. In Proc. of the Second IEEE/ACM lnt. Symp. on Cluster Computing and the Grid (CCGrid 2002), Berlin, Germany, (Best Paper Award), May 2002.
M. Pattersson. Linux x86 performance-monitoring counters driver. http://user.it.uu.se/~mikpe/linux/perfctr/.
M. Pillon, O. Richard, and G. Da-Costa. Drac: Adaptive contrai system with hardware performance counters. In lnternational Conference on Parallel and Distributed Computing (EuroPar 2004), Pisa, Italy, 31st August- 3rd September, Lecture Notes in Computer Science. Springer, 2004. to appear.
R. L. Ribler, H. Simitci, and D. A. Reed. The autopilot performance-directed adaptive contrat system. In Future Generation Computer Systems., volume 18, pages 175-187. 2001.
W. Smith. A framework for control and observation in distributed environments. In Technical Report NASA Advanced Supercomputing Division, NASA Ames Research Center NAS-01-006, July., 2001.
O. Specifications. Simple, portable, scalable smp programming. http://www.openmp.org/.
