Parâmetros Arquiteturais Críticos em Clusters de SMPs

• Edward David Moreno Fundação Eurípides Soares da Rocha

DOI: https://doi.org/10.5753/wscad.2002.20761

Resumo

Este trabalho explora o impacto de mudar a velocidade das redes de interconexão e barramento interno em cada nó SMP, no desempenho e impacto de agrupar vários processadores/nó em clusters de SMPs. Estuda-se também o impacto de considerar caches especiais para acessos remotos e, a inter-relação que há entre esse cache e a velocidade das redes de interconexão, junto ao número de processadores por nó. Na avaliação de desempenho usou-se simulação comandada por programa, sendo necessário implementar um simulador chamado por nós de SIM-SMP, o qual é estimulado com programas do benchmarks SPLASH-2. Foram usadas como métricas de performance o NET: Tempo de Execução Normalizado, URE: Utilização da Rede e o UBA: Utilização do barramento. Os resultados obtidos permitem concluir que ainda com rápidas redes de interconexão, é possível obter beneficios na clusterização, isto é, agrupar vários processadores por nó. Além disso, os beneficios de caches remotos ainda são mantidos pois eles sempre conseguirão diminuir a utilização da rede, apesar de aumentarem a sobrecarga no barramento interno.

Referências

BARROSO, Luiz André et Al. Piranha: A Scalable Architecture Based on Single-Chip Multiprocessing. In Proc. of the 27th ACM International Symposium on Computer Architecture. (ISCA-2000), June 2000, Vancouver, CA.

BARROSO, A.L.; Gharachorloo, K.; Bugnion, E. Memory System Characterization of Commercial Workloads. In Proceedings of ISCA-99, June, 1998.

BHANDARKAR, D.; Ding, J. Performance Characterization of the Pentium Pro Processor. In Proceedings of Intl. Symp. on Computer Architecture (ISCA), Jun., 1997.

CAO, Q.; Trancoso, P.; et AI. Detailed Characterization of a Quad Pentium Pro Server Running TPC-D. In Proceedings of ICCD-99, US.A., Set., 1999.

CVETANOVIC, Z.: D. Bhandarkar, "Performance Characterization of the Alpha 21164 Microprocessor Using TP and SPEC Workloads," Proc. Int. Symp. High-Performance Computer Architecture, February 1996.

DESOTA, D.; Forester, R. Effectiveness of Remote Cache in a NUMA System. In Proc. of Workshop on Computer Architecture Evaluation using Commercial Workloads. Feb., 1999.

LENOSKY, Daniel E.; Weber, Wolf-Dietrich. Scalable Shared-Memory Multiprocessing. Morgan Kaufmann Publishers, San Francisco-California, 1995.

LOVETT, Tom.; Clapp, Russell. STiNG: A CC-NUMA Computer System for the Commercial Marketplace. In Proceedings of the 23rd Annual Intl. Symp. on Computer Architecture, p. 308-3 17, May, 1996.

MORENO, E.; Netcaches on Engineering and Commercial Applications. In Book: High Performance Computign Systems and Applications. Kluwer Publishers, Dec. 2000.

NAYFEH, Basem A.; Olukotun, Kunle; Singh, Jaswinder Pal. The Impact of Shared-Cache Clustering in SmallScale Shared-Memory Multiprocessors. In Proc. of HPCA-2 (High Performance Computer Architecture, p. 74-84, 1996.

PATTERSON, D. et AI. A Case for Intelligent RAM: IRAM. In IEEE Micro, April, 1997.

PFISTER, Gregory F. In Search of Clusters. Prentice Hali PTR, 2 Edition, New Jersey, 1998.

TRANCOSO, P.; Larriba-Pey, J.L.; Zhang, Z.; Torrellas, J. The Memory Performance of DSS Commercial Workloads in Shared-Memory Multiprocessors. In Proc. of HPCA-97, Feb. 1997.

VRANESIC, Z. et AI. The NUMAchine Multiprocessor: Performance and Experiences. In Proc. of Intl. Congress on Computing Parallel, Tokyo, Japan ICCP-2001.

WILTON, Steven J.E.; Jouppi, Norman P. CACTI: An Enhanced Cache Access and Cycle Time Model. In IEEE Journal of Soolid-State Circuits, Vol. 31, No.5, p. 677-688, May, 1996.

WOO, S.C.; Ohara, M.; Torrie, E.; Singh,J. P.; Gupta, A. The SPLASH-2 Programs: Characterization and Methodological Considerations. In Proc. of the 22nd Annual Intl. Symp. on Computer Architecture, p. 24-36, June, 1995.

WULF, Wm.A. and McKee, S.A. Hitting the Memory Wall: Implications of the Obvious. ACM Computer Architecture News, Vol. 23, No.1, March, 1995.