Explorando a Variabilidade de Processo para Otimizar a Eficiência Energética em Servidores de Nuvem

• Thiago dos S. Gonçalves UFRGS
• Antonio Carlos S. Beck UFRGS
• Arthur F. Lorenzon UFRGS

DOI: https://doi.org/10.5753/wscad.2023.235799

Resumo

O número crescente de núcleos em um único chip permite que servidores em nuvem mais poderosos explorem melhor o paralelismo no nível de requisições. No entanto, isso também leva a problemas imprevistos de potência, que podem acelerar o envelhecimento dos componentes de hardware e causar erros suaves ou até mesmo falhas. Portanto, o gerenciamento inteligente da dissipação de potência tornou-se crítico e imprevisível devido à variabilidade inerente do processo - uma vez que a potência máxima varia entre os núcleos, independentemente de operarem na mesma frequência operacional. Com base nisso, propomos PowerSaver, uma abordagem para otimizar a eficiência energética dos servidores em nuvem. PowerSaver distribui automaticamente a carga de trabalho entre os núcleos e aplica ajuste dinâmico de frequência dos domínios de core e uncore com base no comportamento das tarefas e na carga dos sistemas para reduzir a potência dissipada. Resultados em quatro arquiteturas multicore idênticas mostram que PowerSaver reduz a potência de pico em até 25.6% em relação ao escalonador padrão do Sistema Operacional Linux e em até 20.3% comparado ao HiMap, uma estratégia do estado da arte, com mínimo impacto no desempenho.

Referências

Bohr, M. (2007). A 30 year retrospective on dennard’s mosfet scaling paper. IEEE Solid-State Circuits Society Newsletter, 12(1):11–13.

Che, S., Boyer, M., Meng, J., Tarjan, D., Sheaffer, J. W., Lee, S.-H., and Skadron, K. (2009). Rodinia: A benchmark suite for heterogeneous computing. In IEEE ISWC, pages 44–54. Ieee.

da Silva, V. S., Nogueira, A. G., de Lima, E. C., de A. Rocha, H. M., Serpa, M. S., Luizelli, M. C., Rossi, F. D., Navaux, P. O., Beck, A. C. S., and Francisco Lorenzon, A. (2023). Smart resource allocation of concurrent execution of parallel applications. Concurrency and Computation: Practice and Experience, 35(17):e6600.

Dighe, S., Vangal, S. R., Aseron, P., Kumar, S., Jacob, T., Bowman, K. A., Howard, J., Tschanz, J., Erraguntla, V., Borkar, N., De, V. K., and Borkar, S. (2011). Withindie variation-aware dynamic-voltage-frequency-scaling with optimal core allocation and thread hopping for the 80-core teraflops processor. IEEE Journal of Solid-State Circuits, 46(1):184–193.

Garg, S., Marculescu, D., and Herbert, S. X. (2010). Process variation aware performance modeling and dynamic power management for multi-core systems. In 2010 IEEE/ACM Int. Conf. on Computer-Aided Design (ICCAD), pages 89–92.

Gnad, D., Shafique, M., Kriebel, F., Rehman, S., Sun, D., and Henkel, J. (2015). Hayat: Harnessing dark silicon and variability for aging deceleration and balancing. In 52nd ACM/EDAC/IEEE DAC, pages 1–6. IEEE.

Lorenzon, A. F. and Beck Filho, A. C. S. (2019). Parallel computing hits the power wall: principles, challenges, and a survey of solutions. Springer Nature.

Marques, S. M. V. N., Rossi, F. D., Luizelli, M. C., Beck, A. C. S., and Lorenzon, A. F. (2023). Seamless thermal optimization of parallel workloads. IEEE Design Test, 40(5):34–41.

Navaux, P. O. A., Lorenzon, A. F., and da Silva Serpa, M. (2023). Challenges in high-performance computing. Journal of the Brazilian Computer Society, 29(1):51–62.

Raghunathan, B., Turakhia, Y., Garg, S., and Marculescu, D. (2013). Cherry-picking: Exploiting process variations in dark-silicon homogeneous chip multi-processors. In DATE, pages 39–44.

Rathore, V., Chaturvedi, V., Singh, A. K., Srikanthan, T., Rohith, R., Lam, S.-K., and Shaflque, M. (2018). Himap: A hierarchical mapping approach for enhancing lifetime reliability of dark silicon manycore systems. In DATE, pages 991–996.

Stamoulis, D. and Marculescu, D. (2016). Can we guarantee performance requirements under workload and process variations? In ISLPED, page 308–313, New York, NY, USA. ACM.

Stratton, J. A., Rodrigues, C., Sung, I.-J., Obeid, N., Chang, L.-W., Anssari, N., Liu, G. D., and Hwu, W.-m. W. (2012). Parboil: A revised benchmark suite for scientific and commercial throughput computing. Center for Reliable and High-Performance Computing, 127.

Teodorescu, R. and Torrellas, J. (2008). Variation-aware application scheduling and power management for chip multiprocessors. In 2008 Int. Symposium on Computer Architecture, pages 363–374.

Winter, J. A. and Albonesi, D. H. (2008). Scheduling algorithms for unpredictably heterogeneous cmp architectures. In 2008 IEEE Int. Conf. on Dependable Systems and Networks With FTCS and DCC (DSN), pages 42–51.