Estudo Preliminar do Desempenho de Caches Multi-banking Inclusivos e Não-inclusivos em CMPs

• Filipe Montefusco Scoton USP
• Mario Donato Marino USP

DOI: https://doi.org/10.5753/wscad_estendido.2006.18960

Resumo

Atualmente a tendência do mercado tem sido a de se ter múltiplos cores no mesmo chip (Chip Multiprocessors – CMP). Cada core tem seu próprio processador, seu próprio cache L1 e pode ter seu próprio L2 ou mesmo compartilhar este com outros cores. Uma idéia é a de se ter o L2 dividido em bancos e estes bancos serem conectados através de uma rede intra-chip. Uma vez feita essa divisão em bancos, pode-se utilizar um modelo de cache inclusivo ou não-inclusivo. Baseado nessas idéias, um estudo de comparação de performance entre os modelos inclusivo e não-inclusivo foi realizado. Para isso foram modelados dois sistemas, cada um composto por um chip de 32 cores, executando alguns dos benchmarks do pacote SPLASH-2. Os resultados preliminares mostram a melhor performance do modelo não-inclusivo.

Referências

Advanced Micro Devices, AMD, http://www.amd.com, Acessado em: Maio/2006.

Intel, http://www.intel.com, Acessado em: Maio/2006.

Sun Microsystems, http://www.sun.com, Acessado em: Maio/2006.

International Business Machines, IBM, http://www.ibm.com, Acessado em: Maio/2006.

Woo S. C., Ohara M., Torrie E., Singh J. P., Gupta A.. "The SPLASH-2 programs: Characterization and methodological considerations". ISCA, S. Margherita Ligure - Itália, Julho/1995, pp. 24-36.

Patterson D. A., Hennessy J. L., "Computer Organization and Design". Terceira Edição, Editora Morgan Kaufmann.

Rivers J. A., Tyson G. S., Davidson E. S., Austin T. M., "On High-Bandwidth Data Cache Design for Multi-Issue Processors", IEE Computer Society, North Carolina - USA, Dezembro/1997, pp. 46-56.

Marino M. D., "Preliminary evaluation of interconnection latency on a CMP with multisliced-L2", XXI SIM, Porto Alegre - Brasil, 2006.

Zhang M., Asanovic K., "Victim Replication: Maximizing Capacity while Hiding Wire Delay in Tiled Chip Multiprocessors", ISCA, USA, 2005, pp. 336 - 345.

Sohi G. S., Franklin M., "High-Bandwidth Data Memory Systems for Superscalar Processors", ASPLOS-IV, Santa Clara - USA, Abril/1991, pp. 53 - 62 .

Strauss K., Shen X., Torrellas J., "Flexible Snooping: Adaptive Forwarding and Filtering of Snoops in Embedded-Ring Multiprocessors", IEE Computer Society, 2006, pp. 327 - 338.

Chishti Z., Powell M. D., Vijaykumar T. N., "Optimizing Replication, Communication, and Capacity Allocation in CMPs", ISCA, 2005, pp. 357 - 368.

Virtutech Simics, https://www.simics.net.

Winsconsin Multifacet GEMS Simulator, http://www.cs.wisc.edu/gems , "ISCA Tutorial", ISCA, USA, 2005.