Uma Arquitetura de Multiprocessadores em Chip Reconfiguráveis, RCMP
Resumo
Como os processos de fabricação de circuitos integrados produzem CIs cada vez mais densos, melhores formas de aproveitar estes recursos devem ser desenvolvidas. Os CMPs se apresentam como uma solução para melhorar a utilização destes recursos. Mas além de boa utlização é preciso prover flexibilidade e escalabilidade e ainda fornecer bom desempenho. Para atender a estes requisitos, este trabalho apresenta uma arquitetura CMP reconfigurável, para atender a diversas cargas de trabalho e fornecer alto desempenho.
Referências
Hwang, K; Xu, Z. Scalable Parallel Computing: Technlogy, Architecture, Programming. McGraw Hill, 1998
K. Olukotun et al., “The Case for a Single Chip Multiprocessor,” Proc. 7th Int’l Conf. ASPLOS 1996, pp. 2-11.
Z. Guo et al. A Quantitative Analysis of the Speedup Factors of FPGAs over Processors, Int. Symp. FPGA. Fev 2004. pp 162-170
Barroso, L. A. et al. Piranha: A Scalable Architecture Based on Single-Chip Multiprocessing, Proc. of the ISCA 2000 pp. 282-293
Sang-Won, L. et al. RAPTOR: A Single Chip Multiprocessor. The first IEEE Asia Pacific Conference on ASIC’s, 1999 pp. 43-49
Intel www.intel.com, AMD www.amd.com Acesso: maio/2006.
D. B. Gottlieb. et al. Clustered Programmable-Reconfigurable Processors. In Proc. of the IEEE ICFPT, Dec. 2002 pp. 134-141
Z. A. Ye. et al. Chimaera, a high performance architecture with a tightly-coupled reconfigurable functional unit, Proc. of the ISCA 2000, pp. 225-235
Xilinx Inc. www.xilinx.com Acesso em: maio/2006
M. Vuletic. et al. Programming Transparency and Portable Hardware Interfacing: Towards General-Purpose Reconfigurable Computing, Proceedings of the ASAP’04 pp. 339-351
K. Olukotun et al., “The Case for a Single Chip Multiprocessor,” Proc. 7th Int’l Conf. ASPLOS 1996, pp. 2-11.
Z. Guo et al. A Quantitative Analysis of the Speedup Factors of FPGAs over Processors, Int. Symp. FPGA. Fev 2004. pp 162-170
Barroso, L. A. et al. Piranha: A Scalable Architecture Based on Single-Chip Multiprocessing, Proc. of the ISCA 2000 pp. 282-293
Sang-Won, L. et al. RAPTOR: A Single Chip Multiprocessor. The first IEEE Asia Pacific Conference on ASIC’s, 1999 pp. 43-49
Intel www.intel.com, AMD www.amd.com Acesso: maio/2006.
D. B. Gottlieb. et al. Clustered Programmable-Reconfigurable Processors. In Proc. of the IEEE ICFPT, Dec. 2002 pp. 134-141
Z. A. Ye. et al. Chimaera, a high performance architecture with a tightly-coupled reconfigurable functional unit, Proc. of the ISCA 2000, pp. 225-235
Xilinx Inc. www.xilinx.com Acesso em: maio/2006
M. Vuletic. et al. Programming Transparency and Portable Hardware Interfacing: Towards General-Purpose Reconfigurable Computing, Proceedings of the ASAP’04 pp. 339-351
Publicado
17/10/2006
Como Citar
TRINDADE, Raphael Fonte Boa; MARTINS, Carlos Augusto Paiva Silva.
Uma Arquitetura de Multiprocessadores em Chip Reconfiguráveis, RCMP. In: WORKSHOP DE INICIAÇÃO CIENTÍFICA - SIMPÓSIO EM SISTEMAS COMPUTACIONAIS DE ALTO DESEMPENHO (SSCAD), 7. , 2006, Ouro Preto.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
2006
.
p. 13-16.
DOI: https://doi.org/10.5753/wscad_estendido.2006.18962.
