Arquitetura Paralela e Parametrizada para Convolução de Imagens

• Alexandre Marques Amaral PUC Minas
• Milene Barbosa Carvalho PUC Minas
• Carlos Augusto Paiva da Silva Martins PUC Minas

DOI: https://doi.org/10.5753/wscad_estendido.2006.18968

Resumo

O baixo desempenho e baixa flexibilidade de soluções de convolução de imagens são problemas comuns. Para solucionar estes problemas, neste artigo, apresentamos uma arquitetura parametrizada e paralela para convolução de imagens. Para verificação, codificamos em VHDL diferentes variações da arquitetura para implementação em FPGA. Resultados de ganho de desempenho e de flexibilidade são comparados com arquiteturas acadêmicas e comerciais.

Referências

B. Bosi, G. Bois, Y. Savaria. Reconfigurable Pipelined 2D Convolvers for Fast Digital Signal Processing. IEEE VLSI Systems Transactions, vol. 7, no. 3, 1999, pp.299 - 308.

H. Jiang, V. Öwall. FPGA Implementation of Real-time Image Convolutions with Three-Level of Memory Hierarchy, FPT, Tokyo, Japan, 2003, pp. 424-427.

C.T. Huitzil, M. A. Estrada. Real-time Image Processing with a Compact FPGA-based Systolic Architecture. Journal of Real-time Imaging, Elsevier, 2004, pp. 177-187.

P.J. Ashenden, The Designer's Guide to VHDL, San Francisco: Morgan Kaufmann Publishers, Inc, 1996.

Xilinx: The Programmable Logic Company. Em http://www.xilinx.com/. Acessado em junho de 2006.