Análise de técnicas de predição de desvio sob a arquitetura RISC-V

• Lucas Arruk Mendes UFSCar
• Maurício Figueiredo UFSCar
• Ricardo Menotti UFSCar

DOI: https://doi.org/10.5753/sscad_estendido.2024.244790

Resumo

A previsão de desvio é uma técnica crítica para melhorar o desempenho de processadores em pipeline minimizando as penalidades associadas aos hazards de controle. Este artigo apresenta uma análise comparativa de modelos de previsão de desvio implementados em uma arquitetura de processador RISC-V, com foco em preditores bimodais, Gselect e Gshare. Cada modelo foi projetado, implementado e testado em uma plataforma FPGA para avaliar sua precisão, utilização de recursos e impacto no desempenho geral do processador.

Referências

Andrew Waterman, Yunsup Lee, David A Patterson, and Krste Asanovic. The RISCV instruction set manual, volume I: User-level ISA, version 2.0. EECS Department, University of California, Berkeley, Tech. Rep. UCB/EECS-2014-54, 2014.

Bruno Lévy. Learn FPGA. [link], 2020.

James E Smith. A study of branch prediction strategies. Readings in Computer Architecture, 2000.

Shien-Tai Pan, Kimming So, and Joseph T Rahmeh. Improving the accuracy of dynamic branch prediction using branch correlation. In Proceedings of the fifth international conference on Architectural support for programming languages and operating systems, pages 76–84, 1992.

Scott McFarling. Combining branch predictors. Technical report, Citeseer, 1993. Terasic Technologies. DE10-Standard User Manual. [link], 2017.