IPNoSys: uma nova arquitetura paralela baseada em redes em chip

• Sílvio R. Fernandes UFRN
• Bruno C. Oliveira UFRN
• Miklécio Costa UFRN
• Ivan S. Silva UFRN

DOI: https://doi.org/10.5753/wscad.2008.17667

Resumo

A tecnologia de integração tem avançado a ponto de transformar os processadores multi-core em uma realidade de mercado nos dias atuais. Nesse cenário, as redes de interconexão têm uma função essencial quando o número de núcleos de processamento cresce, uma vez que o uso de soluções baseadas em barramento torna-se impossível. Algumas soluções de interconexão têm sido empregadas, entretanto, são custosas em relação à área e potência dissipada. Este artigo apresenta uma solução utilizando redes em chip, não apenas como interconexão, mas também como sistema de processamento. Simulações mostraram que o tempo de execução na arquitetura proposta é 3,5 vezes menor que a mesma aplicação executada em uma plataforma virtual MP-SoC.

Referências

W. Wolf, "The future of multiprocessar systems-on-chips," in Proceedings of the 41st annual conference on Design automation San Diego, CA, USA: ACM, 2004.

V. Borkar, "Piatform 2015: Intel processor and platform evolution for the next decade," in Intel Corporation white paper, 2005, pp. 3-12.

INTEL, "Product Brief: Intel IXP2850 Network Processor" http://www.intel.com/design/network/prodbrf/2521360l.pdf. Access: 20 jan. 2008.

A. Artieri, V. D'Alto, R. Chesson, M. Hopkins, and M. C. Rossi, "NomadikTM Open Multimedia Platform for Next-generation Mobile Devices". http://www.st.com. Access: 20 jan. 2008.

J. Backus, "Can Programming Be Liberated from the von Neumann Style? A Functional Style and lts Algebra of Programs," in Communications of the ACM, 1978, pp. 613-641.

P. P. Pande, C. Grecu, A. lvanov, and R. Saleh, "Destination network-on-chip," EDA Tech Forum Journa/, pp. 6-7, 2005.

G. Girão, B. C. Oliveira, R. Soares, and I. S. Silva, "Cache Coherency Communication Cost In A Noc-Based Mp-Soe Platform," in 20th Symposium on lntegrated Circuits and Systems Design, Rio de Janeiro, 2007, pp. 288-293.

C. Aletra, "Nios II Processor Reference Handbook" http://www.altera.com/literature/lit-nio2.jsp. Access: Jan. 2008.

C. A. Zeferino and A. A. Susin, "SoCIN: A Parametric and Scalable Network-on-Chip," in Proceedings of the 16th symposium on lntegrated circuits and systems design, 2003, pp. 169-1 74.

S. R. F. d. Araújo, "Estudo da viabilidade do desenvolvimento de sistemas integrados baseados em redes em chip sem processadores: sistema IPNoSys," in Departamento de Informática e Matemática Aplicada. vol. Mestre Natal: UFRN, 2008, p. 87.

B. R. Preiss and V. C. Hamacher, "Data Flow on Queue Machines," in 12th lnt. IEEE Symposium on Computer Architecture, 1985, pp. 342-351.

H. Schmit, B. Levine, and B. Ylvisaker, "Queue Machines: Hardware Compilation in Hardware," in Proceedings of the lOth Annual IEEE Symposium on Field-Programmable Custam Computing Machines, 2002, pp. 152-160.

A. Canedo, B. Abderazek, and M. Sowa, "Queue Register File Optimization Algorithm for QueueCore Processar," in 19th lnternational Symposium on Computer Architecture and High Peiformance Computing, 2007.

H. T. L. Nguyen, "Network-on-chip dataflow architecture," U. S. p. a. t. office, Ed. United States: Hanoi Tran Le Nguyen (VN), 2007, p. 9.

OSCI, "SystemC" http://www.systemc.org. Access: 20jan. 2008

L. V. Agostini, "Projeto de Arquiteturas Integradas para a Compressão de Imagens JPEG," in Instituto de Informática. vol. Mestrado Porto Alegre: Universidade Federal do Rio Grande do Sul, 2002, p. 143.

R. S. d. L. S. Rego, "Projeto e Implementação de uma Plataforma MP-SoC usando SystemC," in Departamento de Informática e Matemática Aplicada. vol. Mestrado Natal: Universidade Federal do Rio Grande do Norte, 2006, p. 144.

R. Soares, I. S. Silva, and A. Azevedo, "When reconfigurable architecture meets network-on-chip," in Proceedings of the 17th symposium on lntegrated circuits and system design Pernambuco, Brazil: ACM, 2004.