Mecanismo oráculo dinâmico para predição do uso da LLC

• Mariana Carmin UFPR
• Francis Birck Moreira UFPR
• Marco Antonio Zanata Alves UFPR

DOI: https://doi.org/10.5753/eradrs.2022.19183

Resumo

Memórias cache são responsáveis por mitigar o problema de memory wall. Entretanto, há aplicações com padrões de acessos que não se beneficiam desta hierarquia de cache, logo, é possível aplicar técnicas como bypassing e gated-Vdd. Este trabaho apresenta um mecanismo oráculo dinâmico capaz de identificar, dentre um conjunto de possibilidades, a melhor configuração quanto ao uso de bypass na LLC e executar as aplicações nesta configuração.

Referências

Egawa, R., Saito, R., Sato, M., and Kobayashi, H. (2019). A layer-adaptable cache hierarchy by a multiple-layer bypass mechanism. In International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies.

Mittal, S., Zhang, Z., and Vetter, J. S. (2013). Flexiway: A cache energy saving technique using fine-grained cache reconfiguration. In International conference on computer design (ICCD). IEEE.

Park, J., Kim, S., and Hou, J.-U. (2021). An l2 cache architecture supporting bypassing for low energy and high performance. Electronics.

Patil, H., Cohn, R., Charney, M., Kapoor, R., Sun, A., and Karunanidhi, A. (2004). Pinpointing representative portions of large intel® itanium® programs with dynamic instrumentation. In International Symposium on Microarchitecture (MICRO). IEEE.

SPEC. Spec cpu-2017. https://www.spec.org/cpu2017. Acesso em: 2021-1008.