Mecanismo de Busca Especulativa de Múltiplos Fluxos de Instruções
Resumo
Este trabalho apresenta um novo modelo de busca especulativa de múltiplos fluxos de instruções em arquiteturas superescalares. A avaliação de desempenho de uma arquitetura superescalar com esta característica é também apresentada como forma de validar o modelo proposto e comparar seu desempenho frente a uma arquitetura superescalar real. O modelo em questão pretende eliminar a latência de busca de instruções introduzida pela ocorrência de comandos de desvio em pipelines superescalares. Algumas considerações sobre o modelo descrito são apresentadas ao final do trabalho assim como sugestões para trabalhos futuros.
Palavras-chave:
Paralelismo de Baixo Nível, Arquiteturas Superescalares, Arquiteturas Multifluxo
Referências
CHAVES FILHO, Eliseu Monteiro. Arquiteturas Super Escalares: Efeito de Alguns Parâmetros sobre o Desempenho. Rio de Janeiro: COPPE/UFRJ, 1994. (Tese de Doutorado)
CHAVES FILHO, Eliseu M.; Fernandes, Edil S. T. On the Performance of Superscalar Processors. Journal of the Brazilian Computer Society, Rio de Janeiro, v.2, n.1, p. 38-48, July 1995.
CHAVES FILHO, Eliseu M.; SOUZA, Alberto F.; SANTOS, Anna D.; SANTOS, Rafael R. Uma Arquitetura Super Escalar com Múltiplos Fluxos de Instruções. VIII SBAC-PAD-Simpósio Brasileiro de Arquitetura de Computadores. anais ... Recife. PE : SBC, 1996.
PowerPC: Concepts, Architecture, and Design. CHAKRAVARTY, Dipto; CANNON, Casey. McGraw Hill Inc., 1994.
LEE, J. K. F.; SMITH, A. J. Branch Prediction Strategies and Branch Target Buffer Design. Computer, Los Alamitos, v.17, n.1, p.6-22, Jan. 1984.
LILJA, David J. Reducing the Branch Penalty in Pipelined Processors. Computer, Los Alamitos, v.21, n.7, p.47-55, July 1988.
LILJA, David J. Exploiting the Parallelism Available in Loops. Computer, Los Alamitos, v.27, n.2, p. 13-26, Feb. 1994.
SANTOS, Rafael R.; Arquiteturas Superescalares: Um Estudo sobre Dependências de Controle. Porto Alegre: CPGCC da UFRGS, 1996. (Trabalho Individual).
YEH, T.-Y.; PATI, Y. Two-Level Adaptive Training Branch Prediction. In: Annual International Symposium on Microarchitecture, 24., 1991. Proceedings. New York: ACM, 1991. p. 51-61.
Pentium Pro Family Developer's Manual. Volume 1: Specifications. Intel Corporation, 1996.
Pentium Pro Family Developer's Manual. Volume 1: Programmer's Reference Manual. Intel Corporation, 1996.
SOHI, G. S.; BREACH, S. E.; VIJAYKUMAR, T. N. Multiscalar Processors. Computer Architetcure News, New York, v.23, n.2, p. 414-425, 1995.
Sun Microsystems. The SPARC Architecture Manual Version 7. Mountain View, CA, 1987.
TALCOTT, Adam R. Reducing the Impact of the Branch Problem in Superpipelined and Superscalar Processors. Santa Barbara: University of California, 1995 (Ph. D. Thesis).
WALLACE, Steven D. Performance Analisys of a Superscalar Architecture, Irvine: University of California, 1993 (Ph. D. Thesis).
WEAVER, David; GERMOND, Tom. The SPARC Architecture Manual Version 9. PTR Pretince Hall, Englewood Cliffs, New Jersey. 1994.
SPEC CPU 95 Technical Manual, 1995. SPEC Steering Committe.
CHAVES FILHO, Eliseu M.; Fernandes, Edil S. T. On the Performance of Superscalar Processors. Journal of the Brazilian Computer Society, Rio de Janeiro, v.2, n.1, p. 38-48, July 1995.
CHAVES FILHO, Eliseu M.; SOUZA, Alberto F.; SANTOS, Anna D.; SANTOS, Rafael R. Uma Arquitetura Super Escalar com Múltiplos Fluxos de Instruções. VIII SBAC-PAD-Simpósio Brasileiro de Arquitetura de Computadores. anais ... Recife. PE : SBC, 1996.
PowerPC: Concepts, Architecture, and Design. CHAKRAVARTY, Dipto; CANNON, Casey. McGraw Hill Inc., 1994.
LEE, J. K. F.; SMITH, A. J. Branch Prediction Strategies and Branch Target Buffer Design. Computer, Los Alamitos, v.17, n.1, p.6-22, Jan. 1984.
LILJA, David J. Reducing the Branch Penalty in Pipelined Processors. Computer, Los Alamitos, v.21, n.7, p.47-55, July 1988.
LILJA, David J. Exploiting the Parallelism Available in Loops. Computer, Los Alamitos, v.27, n.2, p. 13-26, Feb. 1994.
SANTOS, Rafael R.; Arquiteturas Superescalares: Um Estudo sobre Dependências de Controle. Porto Alegre: CPGCC da UFRGS, 1996. (Trabalho Individual).
YEH, T.-Y.; PATI, Y. Two-Level Adaptive Training Branch Prediction. In: Annual International Symposium on Microarchitecture, 24., 1991. Proceedings. New York: ACM, 1991. p. 51-61.
Pentium Pro Family Developer's Manual. Volume 1: Specifications. Intel Corporation, 1996.
Pentium Pro Family Developer's Manual. Volume 1: Programmer's Reference Manual. Intel Corporation, 1996.
SOHI, G. S.; BREACH, S. E.; VIJAYKUMAR, T. N. Multiscalar Processors. Computer Architetcure News, New York, v.23, n.2, p. 414-425, 1995.
Sun Microsystems. The SPARC Architecture Manual Version 7. Mountain View, CA, 1987.
TALCOTT, Adam R. Reducing the Impact of the Branch Problem in Superpipelined and Superscalar Processors. Santa Barbara: University of California, 1995 (Ph. D. Thesis).
WALLACE, Steven D. Performance Analisys of a Superscalar Architecture, Irvine: University of California, 1993 (Ph. D. Thesis).
WEAVER, David; GERMOND, Tom. The SPARC Architecture Manual Version 9. PTR Pretince Hall, Englewood Cliffs, New Jersey. 1994.
SPEC CPU 95 Technical Manual, 1995. SPEC Steering Committe.
Publicado
07/10/1997
Como Citar
SANTOS, Rafael R. dos; NAVAUX, Philippe O. A..
Mecanismo de Busca Especulativa de Múltiplos Fluxos de Instruções. In: INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING (SBAC-PAD), 9. , 1997, Campos do Jordão/SP.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
1997
.
p. 65-78.
DOI: https://doi.org/10.5753/sbac-pad.1997.22616.
